

# Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/FR05/000323

International filing date: 11 February 2005 (11.02.2005)

Document type: Certified copy of priority document

Document details: Country/Office: FR  
Number: 0409181  
Filing date: 30 August 2004 (30.08.2004)

Date of receipt at the International Bureau: 08 April 2005 (08.04.2005)

Remark: Priority document submitted or transmitted to the International Bureau in compliance with Rule 17.1(a) or (b)



World Intellectual Property Organization (WIPO) - Geneva, Switzerland  
Organisation Mondiale de la Propriété Intellectuelle (OMPI) - Genève, Suisse



# BREVET D'INVENTION

CERTIFICAT D'UTILITÉ - CERTIFICAT D'ADDITION

## COPIE OFFICIELLE

Le Directeur général de l'Institut national de la propriété industrielle certifie que le document ci-annexé est la copie certifiée conforme d'une demande de titre de propriété industrielle déposée à l'Institut.

Fait à Paris, le 16 FEV. 2005

Pour le Directeur général de l'Institut  
national de la propriété industrielle  
Le Chef du Département des brevets

Martine PLANCHE

INSTITUT  
NATIONAL DE  
LA PROPRIÉTÉ  
INDUSTRIELLE

SIEGE  
26 bis, rue de Saint-Petersbourg  
75800 PARIS cedex 08  
Téléphone : 33 (0)1 53 04 53 04  
Télécopie : 33 (0)1 53 04 45 23  
www.inpi.fr





26 bis, rue de Saint Pétersbourg  
75800 Paris Cedex 08  
Téléphone : 33 (1) 53 04 53 04 Télécopie : 33 (1) 42 94 86 54

# BREVET D'INVENTION CERTIFICAT D'UTILITÉ

Code de la propriété intellectuelle - Livre VI

**INPI**  
N° 11354\*02

## REQUÊTE EN DÉLIVRANCE page 1/2



Cet imprimé est à remplir lisiblement à l'encre noire

DB 540 @ W / 010301

REMISE EN DÉPÔT DATE <b>30 AOUT 2004</b> LIEU <b>69 INPI LYON</b> N° D'ENREGISTREMENT NATIONAL ATTRIBUÉ PAR L'INPI <b>0409181</b> DATE DE DÉPÔT ATTRIBUÉE PAR L'INPI <b>30 AOUT 2004</b>		Réservé à l'INPI <b>1</b> NOM ET ADRESSE DU DEMANDEUR OU DU MANDATAIRE À QUI LA CORRESPONDANCE DOIT ÊTRE ADRESSÉE Cabinet BEAU de LOMENIE 51, avenue Jean-Jaurès B. P. 7073 69301 LYON CEDEX 07	
Vos références pour ce dossier (facultatif) 706020c3ASLC/AMD			
<b>Confirmation d'un dépôt par télécopie</b>		<input type="checkbox"/> N° attribué par l'INPI à la télécopie	
<b>2 NATURE DE LA DEMANDE</b>		<b>Cochez l'une des 4 cases suivantes</b>	
Demande de brevet		<input checked="" type="checkbox"/>	
Demande de certificat d'utilité		<input type="checkbox"/>	
Demande divisionnaire		<input type="checkbox"/>	
<i>Demande de brevet initiale</i> <i>ou demande de certificat d'utilité initiale</i>		N° _____ Date _____ N° _____ Date _____	
Transformation d'une demande de brevet européen <i>Demande de brevet initiale</i>		<input type="checkbox"/> N° _____ Date _____	
<b>3 TITRE DE L'INVENTION (200 caractères ou espaces maximum)</b> Procédé d'élaboration automatique de fichiers de description HDL de système électronique digital intégré et système digital électronique intégré obtenu			
<b>4 DÉCLARATION DE PRIORITÉ OU REQUÊTE DU BÉNÉFICE DE LA DATE DE DÉPÔT D'UNE DEMANDE ANTÉRIEURE FRANÇAISE</b>		Pays ou organisation Date <b>1 3 0 2 2 0 0 4</b> N° 04 01 479 Pays ou organisation Date _____ N° _____ Pays ou organisation Date _____ N° _____ <input type="checkbox"/> S'il y a d'autres priorités, cochez la case et utilisez l'imprimé «Suite»	
<b>5 DEMANDEUR (Cochez l'une des 2 cases)</b>		<input checked="" type="checkbox"/> <b>Personne morale</b> <input type="checkbox"/> <b>Personne physique</b>	
Nom ou dénomination sociale		INSTITUT NATIONAL POLYTECHNIQUE DE GRENOBLE	
Prénoms			
Forme juridique			
N° SIREN		_____	
Code APE-NAF		_____	
Domicile ou siège	Rue	Service Recherche et Valorisation 46, avenue Félix Viallet	
	Code postal et ville	<b>3 8 0 3 1</b> GRENOBLE CEDEX 1	
	Pays	France	
Nationalité		Française	
N° de téléphone (facultatif)		N° de télécopie (facultatif)	
Adresse électronique (facultatif)			
<input type="checkbox"/> S'il y a plus d'un demandeur, cochez la case et utilisez l'imprimé «Suite»			

Remplir impérativement la 2<sup>ème</sup> page





# BREVET D'INVENTION CERTIFICAT D'UTILITÉ

REQUÊTE EN DÉLIVRANCE  
page 2/2

**BR2**

REMISE EN RÉGULARISATION DATE <b>30 AOÛT 2004</b> LIEU <b>69 INPI LYON</b> N° D'ENREGISTREMENT <b>0409181</b> NATIONAL ATTRIBUÉ PAR L'INPI		Réservé à l'INPI
<b>Vos références pour ce dossier :</b> <i>(facultatif)</i>		716020c3SLC/AMD
<b>6 MANDATAIRE</b> <i>(s'il y a lieu)</i>		
Nom		LE CACHEUX
Prénom		Samuel
Cabinet ou Société		Cabinet BEAU de LOMENIE
N° de pouvoir permanent et/ou de lien contractuel		
Adresse	Rue	51, avenue Jean-Jaurès B. P. 7073
	Code postal et ville	69 003 001 LYON CEDEX 07
	Pays	France
N° de téléphone <i>(facultatif)</i>		04 72 76 85 30
N° de télécopie <i>(facultatif)</i>		04 78 69 86 82
Adresse électronique <i>(facultatif)</i>		contact@cabinetbeaudelomenie.fr
<b>7 INVENTEUR (S)</b>		<b>Les inventeurs sont nécessairement des personnes physiques</b> <input type="checkbox"/> Oui <input checked="" type="checkbox"/> Non : Dans ce cas remplir le formulaire de Désignation d'inventeur(s)
Les demandeurs et les inventeurs sont les mêmes personnes		<input type="checkbox"/> Oui <input checked="" type="checkbox"/> Non : Dans ce cas remplir le formulaire de Désignation d'inventeur(s)
<b>8 RAPPORT DE RECHERCHE</b>		<b>Uniquement pour une demande de brevet (y compris division et transformation)</b> Établissement immédiat ou établissement différé <input checked="" type="checkbox"/> Établissement immédiat <input type="checkbox"/> Établissement différé
Paiement échelonné de la redevance <i>(en deux versements)</i>		<b>Uniquement pour les personnes physiques effectuant elles-mêmes leur propre dépôt</b> <input type="checkbox"/> Oui <input type="checkbox"/> Non
<b>9 RÉDUCTION DU TAUX DES REDEVANCES</b>		<b>Uniquement pour les personnes physiques</b> <input type="checkbox"/> Requête pour la première fois pour cette invention <i>(joindre un avis de non-imposition)</i> <input type="checkbox"/> Obtenue antérieurement à ce dépôt pour cette invention <i>(joindre une copie de la décision d'admission à l'assistance gratuite ou indiquer sa référence)</i> : AG <input type="checkbox"/> <input type="checkbox"/> <input type="checkbox"/> <input type="checkbox"/> <input type="checkbox"/>
Si vous avez utilisé l'imprimé «Suite», indiquez le nombre de pages jointes		
<b>10 SIGNATURE DU DEMANDEUR OU DU MANDATAIRE</b> (Nom et qualité du signataire) Le Mandataire : Samuel LE CACHEUX CPI n° 00-0405		<b>VISA DE LA PRÉFECTURE OU DE L'INPI</b> F. FAVRE

La présente invention concerne, d'une part, le domaine technique de la conception, assistée par ordinateur (CAO), de systèmes électroniques digitaux intégrés, encore appelés « puces électroniques » et, d'autre part, le domaine technique des puces électroniques obtenues.

5 De manière générale, la conception de systèmes électroniques complexes, destinés à être intégrés sur une même puce électronique, fait intervenir une phase d'élaboration d'une description du système électronique intégré dans un langage, dit de haut niveau (HDL – High level Description Language), à un niveau, dit de transfert des registres (RTL – Register  
10 Transfert Level). Les langages les plus communément utilisés, pour réaliser une telle description HDL, sont les langages Verilog ou VHDL, sans qu'il faille considérer que ces langages soient les seuls permettant une description HDL au niveau RTL d'un système digital électronique intégré.

La description d'un système électronique intégré en langages HDL se  
15 matérialise le plus souvent sous la forme d'un système de fichiers électroniques ou base de données de description pouvant alors être constitué par un seul et même fichier texte établi en langage HDL ou, au contraire, comprendre plusieurs fichiers textes de description, certains des fichiers correspondant à la description particulière de modules ou de parties du  
20 système intégré, tandis que d'autres fichiers décrivent l'interaction et les relations entre les différents modules et les liens existant entre ces derniers.

Pour obtenir une description de la puce électronique qui pourraient être qualifiée de matérielle par rapport à la description en langage HDL qui pourrait être qualifiée de fonctionnelle ou comportementale, il est réalisé, à  
25 partir du système de fichiers de description HDL, une synthèse ou compilation au moyen d'un outil informatique, généralement baptisé compilateur de silicium, permettant d'obtenir une description matérielle au niveau des portes logiques, en fonction de la technologie retenue, description encore appelée « netlist » qui sera ensuite utilisée pour obtenir une  
30 représentation physique du système électronique intégré sous la forme de masques permettant la fabrication de la puce, conformément aux différentes

techniques connues, ces dernières n'entrant pas dans le cadre de la présente invention.

Un système électronique digital intégré ainsi obtenu doit, bien entendu, offrir une garantie de fiabilité et de fonctionnement conforme à l'objectif visé  
5 lors de sa conception.

Ainsi, il apparaît nécessaire, lors de la conception d'un système électronique, de prévoir des systèmes ou des moyens permettant d'en vérifier le parfait fonctionnement, de manière bien entendue automatisée, soit au moyen de dispositifs extérieurs qui seront connectés au système  
10 électronique intégré, une fois ce dernier fabriqué, soit au moyen, de systèmes de tests faisant partie intégrante du système électronique intégré obtenu.

De manière générale, une telle démarche, orientée vers la testabilité des systèmes électroniques intégrés, est qualifiée de technique de DFT, pour « Design For Test » : conception pour le test, et, de manière plus  
15 particulière, lorsqu'il est prévu d'incorporer au système électronique intégré ses propres moyens de test automatique, on parle de BIST, pour « Built In Self Test » : auto test intégré.

Une première démarche, en vue de vérifier le bon fonctionnement d'un système électronique digital intégré, consiste, tout d'abord, à vérifier le  
20 parfait fonctionnement des éléments mémoire, bascules ou « flip-flop » présents au sein du système intégré et destinés à stocker, temporairement, des résultats intermédiaires de traitement ou des valeurs de signaux. Il s'agit ici d'éléments mémoire locaux présents au sein des composants dits  
25 séquentiels. Ces derniers représentent la majorité des circuits intégrés complexes tels que les microprocesseurs ou les processeurs de traitement de signal. Un circuit séquentiel étant composé d'éléments de logique combinatoire et d'éléments séquentiels ou bascules à distinguer des éléments mémoires des modules de mémoire vive RAM ou morte ROM.

30 Le test des circuits séquentiels passe par une étape de génération de vecteurs de tests en utilisant des outils logiciels spécialisés dits ATPG pour

« Automatic Test Pattern Generators ». La qualité des vecteurs de test générés détermine la phase de test après fabrication et la capacité des vecteurs de test à révéler la présence des défauts. La génération de vecteurs de test de qualité nécessite la prise en compte des techniques de DFT telle  
5 que le SCAN. La technique de « SCAN » consiste à chaîner entre eux les différents éléments mémoire, de manière à obtenir une ou plusieurs chaînes de SCAN qui seront activées dans le cadre d'un fonctionnement en mode test du circuit intégré.

La mise en place des fonctionnalités de SCAN et du chaînage des  
10 éléments mémoire peut intervenir au niveau de la description matérielle (netlist) du circuit électronique digital intégré comme décrit dans le brevet US 6,311,317. Toutefois, compte tenu du nombre très important de portes logiques notamment, cette insertion effectuée de manière automatique ou semi-automatique requiert un temps très important de calcul. De plus, cette  
15 insertion est susceptible de perturber le fonctionnement en mode normal du système logique électronique intégré, de sorte que, après avoir procédé à ce chaînage des éléments au niveau de la description matérielle netlist, il peut apparaître nécessaire de modifier la conception du circuit et donc de réécrire la description en langage HDL de ce dernier, pour ensuite procéder à une  
20 nouvelle compilation silicium et une nouvelle insertion du chaînage des éléments mémoire au niveau netlist.

Or, ce processus itératif, qui peut s'avérer très long et consommateur de ressources matérielles et humaines, constitue un obstacle à la réduction du temps nécessaire pour la conception de systèmes électroniques intégrés  
25 fiables et performants.

Ainsi, il est apparu que, si l'intégration des fonctionnalités de SCAN pouvaient être effectuées au niveau de la description HDL avant la phase de synthèse, il serait possible d'obtenir une réduction substantielle du temps de conception du circuit électronique intégré.

Ainsi, une autre voie a été proposée consistant à incorporer les fonctionnalités, dites de chaînage ou de SCAN, au niveau RTL, dans le cadre de la description HDL du système électronique digital intégré.

Le brevet US 6,256,770 a, par exemple, proposé un procédé et un  
5 dispositif de mise en œuvre de fonctionnalité de test d'un système électronique intégré dans le cadre de sa description en langage HDL. Selon ce brevet il est prévu, tout d'abord, d'attribuer des portions de chaînes d'éléments mémoire à différents modules du circuit, puis de procéder à un ordonnancement de ces portions de chaînes d'éléments mémoire sur la base  
10 d'une analyse des relations fonctionnelles existant entre les éléments mémoire ou les vecteurs de données dans les descriptions HDL des modules. Il est alors procédé, sur la base de cet ordonnancement, à une insertion des instructions de chaînage dans la description en langage HDL du module concerné, de manière que, lors de la synthèse dudit module, le système  
15 électronique digital intégré incorpore, pour chaque module concerné, les circuits électroniques logiques nécessaires au test qui découle d'un tel chaînage.

Un tel procédé et dispositif permet, effectivement, une insertion automatique d'instructions HDL permettant d'obtenir, lors de la synthèse du  
20 circuit, les fonctionnalités de SCAN, permettant d'assurer la génération de vecteurs de test de bonne qualité pour le circuit intégré sous test -

Toutefois, il est apparu à l'usage que l'étape d'analyse des relations fonctionnelles, existant entre les différents vecteurs de données, dans le cadre de la conception de systèmes électroniques digitaux intégrés  
25 particulièrement complexes, induit un temps de calcul particulièrement important, de sorte que les bénéfices de l'insertion au niveau RTL en langage HDL des fonctionnalités de SCAN se trouvent amoindris, voire annulés par les temps de calcul ou la puissance de calcul requise pour procéder à cette insertion, conformément au brevet US 6,256,770.

30 Une demande de brevet US 2003/0023941 présente une autre manière de procéder à l'insertion automatique au niveau RTL d'instructions en

langage HDL, permettant de mettre en œuvre les fonctionnalités de SCAN dans le système électronique intégré qui sera obtenu par la synthèse de la description HDL ainsi modifiée. Selon ce document, l'insertion des chaînes de SCAN et des points de test au niveau RTL en langage HDL est effectuée en  
5 réalisant, tout d'abord, une analyse de la testabilité de la description en langage HDL du système électronique intégré.

Or, si la méthode proposée par la demande US 2003/0023941 permet, effectivement, une insertion automatique des instructions HDL correspondant à des fonctionnalités de SCAN après synthèse, l'analyse de testabilité se  
10 trouve être une étape particulièrement consommatrice de ressources de calcul ou de temps, de sorte que les gains, obtenus par la modification automatique au niveau HDL du système électronique intégré, se trouvent dans ce cas également minimisés par les temps de calcul d'analyse de testabilité.

Par ailleurs, la demande US 2003/0023941 propose également de  
15 procéder à l'insertion des chaînes SCAN en effectuant une identification et une analyse des différents domaines d'horloge existants puis un calcul de minimisation des coûts de génération de test et de minimisation des domaines d'horloges. Or, cette analyse des domaines d'horloge et cette  
20 minimisation requiert également des ressources importantes.

Il apparaît donc le besoin d'une méthode qui, en assurant une insertion automatique dans le cadre de la description HDL au niveau RTL d'un système électronique digital intégré, des fonctionnalités de SCAN, permette de réduire substantiellement les temps de calcul, tout en offrant un système  
25 électronique digital intégré qui, après synthèse, présentera des performances au moins équivalentes à celles des systèmes intégrés qui seraient synthétisés à partir des descriptions HDL au niveau RTL traitées par les méthodes selon l'art antérieur.

Afin d'atteindre cet objectif, l'invention concerne un procédé d'analyse  
30 d'un ensemble de fichiers originaux de description d'un système électronique digital intégré dans un langage de description au niveau transfert de

registres, dit langage HDL, en vue d'insérer de manière automatique dans les fichiers de description des instructions en langage HDL pour obtenir un nouvel ensemble de fichier de description en langage HDL du système électronique digital intégré incorporant des fonctionnalités de test de sorte

5 que lors de la synthèse automatique du système électronique digital intégré à partir du nouvel ensemble de fichiers de description HDL le système électronique digital intégré obtenu incorpore une partie au moins les circuits électroniques logiques nécessaires au test du fonctionnement des éléments mémoires au moins.

10 Selon l'invention, le procédé d'analyse et d'insertion automatique est caractérisé en ce qu'il comprend les étapes suivantes:

- localisation automatique, dans les fichiers de description HDL originaux des instructions ou séquences d'instructions HDL qui, lors de la synthèse du système, seront à l'origine d'éléments mémoires,
- 15 ▪ insertion, dans une partie au moins des fichiers de description HDL, de manière automatique séquentielle et sans analyse relationnelle ou fonctionnelle des éléments mémoire identifiés, d'instructions HDL assurant l'obtention, lors de la synthèse du système, d'une part, d'au moins une chaîne, dite de « SCAN », reliant les éléments mémoires et,
- 20 d'autre part, des moyens de mise en œuvre du test dit de SCAN du circuit.

Au sens de l'invention, l'ensemble de fichiers de description HDL d'un système électronique digital intégré comprend un ou plusieurs fichiers de texte ou code ASCII qui décrivent en instruction HDL un, plusieurs ou tous

25 les modules fonctionnels du système électronique digital intégré ainsi que les relations éventuelles existant entre les différents modules. Selon l'invention la description HDL du système électronique digital intégré peut également être réalisée dans le cadre d'une base de données de description.

De même au sens de l'invention, il est effectué l'insertion de l'ensemble

30 des instructions HDL nécessaire à la mise en œuvre du test dit de SCAN à savoir notamment l'insertion des instructions permettant la mise du circuit à

tester en mode de test, les instructions d'entrée de signal de test, de sortie de signal de test, les instructions de mise en œuvre d'une horloge de test, les instructions assurant le chaînage des éléments mémoire ainsi que les instructions de définition d'un contrôleur de test de SCAN sans que cette liste  
5 puisse être considérée comme possédant un caractère exhaustif ou exclusif d'autre fonctionnalité qui pourraient être nécessaire à la mise en œuvre du test de SCAN.

Le procédé selon l'invention présente l'avantage, du fait de l'insertion séquentielle des instructions de chaînage des éléments au fur et à mesure de  
10 leur apparition dans les pages de description HDL (i.e. sans analyse de leur éventuelles relations), de ne pas nécessiter d'importantes ressources de calcul de sorte que le procédé selon l'invention peut être mis en œuvre sur un ordinateur, tel qu'un ordinateur personnel, tout en obtenant des temps de traitement moindres que ceux nécessaires pour la mise en œuvre des  
15 procédés selon l'art antérieur.

En effet, les inventeurs ont eu le mérite de mettre en évidence qu'il n'était pas nécessaire de procéder à une analyse, relationnelle ou fonctionnelle, ni même à une analyse de testabilité pour procéder à l'insertion des instructions HDL nécessaires à la mise en œuvre des  
20 fonctionnalités de SCAN et qu'une insertion séquentielle desdites instructions HDL, insertion qui pourrait être qualifiée d'insertion heuristique, au fur et à mesure de l'apparition dans les fichiers de descriptions HDL de ces instructions susceptibles d'engendrer des éléments de mémoire, permettait, en fin de compte, d'obtenir toutes les fonctionnalités de test des éléments  
25 mémoire du système électronique digital intégré sans en altérer les performances ni en augmenter de manière trop importante la surface.

L'invention concerne également un système électronique digital intégré résultant de la synthèse d'un ensemble de fichier de description en langage HDL obtenu par la mise en œuvre du procédé selon l'invention et  
30 comprenant une partie au moins des circuits électroniques logiques



nécessaires au test du fonctionnement des éléments mémoire au moins, tels qu'une ou plusieurs chaînes de SCAN.

Selon une caractéristique de l'invention, le procédé d'analyse et d'insertion automatique comprend une étape enregistrement du nouvel ensemble de fichiers de description HDL obtenus.

Selon une autre caractéristique de l'invention, afin d'éviter des violations des règles de SCAN lors de la synthèse du circuit à partir du nouvel ensemble de fichiers de description HDL, le procédé d'analyse et d'insertion automatique comprend une étape d'identification des éventuels différents domaines d'horloge existants et l'étape d'insertion d'instructions HDL de chaînage d'éléments mémoire est alors réalisée de manière à créer au moins une chaîne de SCAN distincte pour chaque domaine d'horloge.

Par ailleurs, afin d'assurer une implémentation du SCAN au niveau RTL qui garantisse lors de la synthèse le respect des règles de SCAN, selon l'invention la dimension des variables ou signaux est déterminée avant l'étape d'insertion des instructions HDL de SCAN. Ainsi par exemple dans le cas de variables VHDL de type entier ou énumération, l'invention prévoit que la longueur des mots correspondant ou nombre de bits doit être fixé avant l'insertion des instructions VHDL de SCAN afin de garantir que les mémoires élémentaires constitutives de chaque mémoire sont bien chaînés entre-eux.

Ainsi, selon une autre caractéristique de l'invention, le procédé d'analyse et d'insertion automatique :

- comprend une étape d'analyse ou d'indexation de l'ensemble de fichiers originaux de description HDL et de création d'au moins un fichier d'indexation comprenant, pour chaque objet et processus HDL, la liste des unités de conception si elles existent (entité, librairie, paquetage), pour chaque unité de conception l'ensemble des déclarations, chaque déclaration comprenant le numéro de ligne, le nom de l'objet, son type, sa taille ainsi que le type de construction de contrôle associée,

- et l'étape de localisation des instructions HDL qui lors de la synthèse du circuit seront à l'origine d'éléments mémoires, comprend une phase de création d'un fichier de localisation des mémoires comprenant, pour chaque élément mémoire, au moins le nom de l'objet HDL correspondant, son type, sa dimension et ses coordonnées dans les fichiers de description HDL originaux.

De plus, dans la mesure où des informations sur la dimension de certaines variables seraient absentes de l'ensemble de fichiers originaux de description HDL, l'invention prévoit dans une forme préférée de mise en œuvre, une étape soit de définition automatique de cette dimension sur la base d'une valeur par défaut prédéterminée, soit de définition interactive avec un utilisateur du procédé.

Dans le même sens, et selon une variante de mise de œuvre préférée, le procédé conforme à l'invention vérifie, lors de l'insertion des instructions HDL de chaînage, la compatibilité des éléments mémoires entre eux. En effet, il n'est possible de chaîner que des éléments mémoires correspondant à des objets de même type et de dimension compatible. Ainsi, en cas d'incompatibilité, l'invention prévoit de manière préférée mais non strictement nécessaire que l'étape d'insertion des instructions HDL de chaînage comprend soit une phase de transformation automatique du type et/ou de la dimension d'un ou des deux objets à l'origine du conflit, soit une phase de modification interactive avec l'utilisateur du type et/ou de la dimension d'un ou des deux objets à l'origine du conflit. En ce qui concerne la détection automatique et la correction de tels conflits correspondant à des erreurs de syntaxe ou grammaticales dans la mise en œuvre du langage, il est possible de se reporter à la demande de brevet US 2003/0033595.

Selon une autre caractéristique de l'invention, l'étape d'insertion d'instruction HDL de chaînage d'éléments mémoire comprend :

- une phase d'insertion d'instructions HDL de chaînage dit local d'éléments mémoires au niveau d'ensemble d'instructions HDL correspondant à un processus HDL de manière à obtenir lors de la

synthèse au moins une chaîne distincte d'éléments mémoires pour chaque processus HDL,

- une phase d'insertion d'instruction HDL de chaînage, dit global, au niveau des fichiers de description HDL, de manière à obtenir, lors de la synthèse, au moins une chaîne d'éléments mémoire comprenant les chaînes d'éléments mémoire créées lors de la phase de chaînage local.

De manière général dans le cas du chaînage au sein même des processus on parle de chaînage dans le domaine séquentiel tandis que pour le chaînage hors processus on parle de chaînage dans le domaine concurrent.

Ainsi, selon encore une caractéristique de l'invention, l'étape d'insertion automatique des instructions HDL comprend les phases suivantes :

- insertion d'instructions HDL correspondant à des signaux de test utilisés comme port d'entrée-sortie,
- insertion d'instructions HDL correspondant à des signaux intermédiaires de travail,
- insertion, au niveau de chaque processus, d'instructions HDL assurant l'obtention, lors de la synthèse du circuit, d'au moins une chaîne, dite de « SCAN », reliant les éléments mémoires propres au processus,
- insertion d'instructions HDL assurant une affectation concurrente des chaînes des entrées et sorties des chaînes de SCAN en dehors des processus.

Selon l'invention, le procédé d'analyse et d'insertion d'instructions HDL peut être mis en œuvre dans le cadre de différents langages de description HDL, tels que Verilog ou VHDL, étant entendu qu'il ne s'agit là que d'exemples non limitatifs et que le procédé selon l'invention pourrait être mis en œuvre pour encore d'autres langages de description HDL.

De plus, le procédé peut également être mis en œuvre sur un ensemble hétérogène de fichiers originaux de description en langage HDL comprenant

synthèse au moins une chaîne distincte d'éléments mémoires pour chaque processus HDL,

- une phase d'insertion d'instruction HDL de chaînage, dit global, au niveau des fichiers de description HDL, de manière à obtenir, lors de la synthèse, au moins une chaîne d'éléments mémoire comprenant les chaînes d'éléments mémoire créées lors de la phase de chaînage local.

De manière général dans le cas du chaînage au sein même des processus on parle de chaînage dans le domaine séquentiel tandis que pour le chaînage hors processus on parle de chaînage dans le domaine concurrent.

Ainsi, selon encore une caractéristique de l'invention, l'étape d'insertion automatique des instructions HDL comprend les phases suivantes :

- insertion d'instructions HDL correspondant à des signaux de test utilisés comme port d'entrée-sortie,
- insertion d'instructions HDL correspondant à des signaux intermédiaires de travail, dans le cas d'éléments de mémoire entre plusieurs processus impliquant des ports primaires d'entrée/sortie,
- insertion, au niveau de chaque processus, d'instructions HDL assurant l'obtention, lors de la synthèse du circuit, d'au moins une chaîne, dite de « SCAN », reliant les éléments mémoires propres au processus,
- insertion d'instructions HDL assurant une affectation concurrente des chaînes des entrées et sorties des chaînes de SCAN en dehors des processus.

Selon l'invention, le procédé d'analyse et d'insertion d'instructions HDL peut être mis en œuvre dans le cadre de différents langages de description HDL, tels que Verilog ou VHDL, étant entendu qu'il ne s'agit là que d'exemples non limitatifs et que le procédé selon l'invention pourrait être mis en œuvre pour encore d'autres langages de description HDL.

par exemple mais non exclusivement des fichiers de description établis en langage Verilog et d'autres établis en langage VHDL.

Ainsi, selon une autre caractéristique de l'invention, dans le cas de l'utilisation des langages Verilog et VHDL en tant que langages de description HDL, l'étape de localisation des instructions HDL à l'origine des éléments mémoire comprend :

- une étape de recherche de processus synchronisés afin de détecter les objets affectés à l'intérieur de ces processus,
- application des règles suivantes pour l'identification des instructions à l'origine des éléments mémoires :
  - tout objet affecté à l'intérieur d'un processus et qui est lu dans un autre processus ou dans la partie concurrente du code HDL sera considéré comme un élément mémoire,
  - dans un processus synchronisé, tout objet affecté dans une branche d'une structure de contrôle « if » sans qu'il soit affecté dans toutes autres branches de cette même structure est considéré comme un élément mémoire,
  - dans un processus synchronisé, tout objet qui est lu avant d'être écrit est considéré comme un élément mémoire.

Dans une forme de mise en œuvre préférée du procédé selon l'invention et dans le cadre du chaînage local d'un processus décrit en langage VHDL, il est prévu une phase d'insertion d'instructions VHDL de définition de signaux intermédiaires destinés à reprendre les valeurs des chaînes de variables afin de permettre leur affectation et leur chaînage en dehors des processus.

Par ailleurs, selon l'invention, l'insertion automatique des instructions HDL doit être réalisée de manière à n'induire aucune dégradation fonctionnelle du code en langage HDL du système électronique digital intégré original.

Selon une autre caractéristique de l'invention, afin de permettre une optimisation des chaînes de SCAN et une amélioration de la couverture de

De plus, le procédé peut également être mis en œuvre sur un ensemble hétérogène de fichiers originaux de description en langage HDL comprenant par exemple mais non exclusivement des fichiers de description établis en langage Verilog et d'autres établis en langage VHDL.

5       Ainsi, selon une autre caractéristique de l'invention, dans le cas de l'utilisation des langages Verilog et VHDL en tant que langages de description HDL, l'étape de localisation des instructions HDL à l'origine des éléments mémoire comprend :

- 10       ▪ une étape de recherche de processus synchronisés afin de détecter les objets affectés à l'intérieur de ces processus,
- application des règles suivantes pour l'identification des instructions à l'origine des éléments mémoires :
  - 15       • tout objet affecté à l'intérieur d'un processus et qui est lu dans un autre processus ou dans la partie concurrente du code HDL sera considéré comme un élément mémoire,
  - dans un processus synchronisé, tout objet affecté dans une branche d'une structure de contrôle « if » sans qu'il soit affecté dans toutes autres branches de cette même structure est considéré comme un élément mémoire,
  - 20       • dans un processus synchronisé, tout objet qui est lu avant d'être écrit est considéré comme un élément mémoire.

25       Dans une forme de mise en œuvre préférée du procédé selon l'invention et dans le cadre du chaînage local d'un processus décrit en langage VHDL, il est prévu une phase d'insertion d'instructions VHDL de définition de signaux intermédiaires destinés à reprendre les valeurs des chaînes de variables afin de permettre leur affectation et leur chaînage en dehors des processus.

30       Par ailleurs, selon l'invention, l'insertion automatique des instructions HDL doit être réalisée de manière à n'induire aucune dégradation fonctionnelle du code en langage HDL du système électronique digital intégré original.

fautes après synthèse du système électronique digital intégré à partir du nouvel ensemble de fichiers de description HDL, sans qu'il soit nécessaire de modifier à nouveau la description en langage HDL et de mettre à nouveau en œuvre le procédé selon l'invention et éviter ainsi un allongement du temps de conception du circuit, il est créé des chaînes de SCAN programmable. A cet effet, l'étape d'insertion des instructions HDL de SCAN comprend une phase d'insertion d'instructions HDL qui lors de la synthèse généreront un multiplexeur programmable intercalé entre certains au moins des éléments mémoire d'une chaîne de SCAN. De manière préférée, il est intercalé un tel multiplexeur entre tous les éléments mémoires successifs des chaînes de SCAN. Bien entendu, il est également procédé à l'insertion des instructions HDL correspondant à un contrôleur des multiplexeurs intercalés dans les chaînes de SCAN.

L'invention concerne également un système électronique digital intégré ou système monopuce qui comprend au moins un module fonctionnel de logique combinatoire et des éléments mémoires associés ainsi que des moyens de test de type SCAN comprenant au moins une chaîne d'éléments mémoires. Selon l'invention, le système électronique digital intégré est caractérisé en ce qu'il comprend des moyens de reconfiguration programmable de la chaîne SCAN.

Selon une autre caractéristique de l'invention, toujours en vue d'améliorer les capacités de test du circuit qui sera obtenu à partir du nouvel ensemble de fichier de description HDL, le procédé comprend une étape d'insertion d'instructions HDL dont la synthèse sera à l'origine de moyens intégrés d'auto test (BIST) du système électronique digital intégré. De tels moyens comprennent au moins un générateur automatique de vecteurs de test (TPG – Test Pattern Generator), des moyens d'analyse de la réponse du système électronique et des moyens de contrôle du test. Selon une caractéristique préférée de mise en œuvre de l'invention, le générateur automatique de vecteurs de test est conçu de manière que la séquence d'initialisation du registre à décalage à contre réaction linéaire plus

Selon une autre caractéristique de l'invention, afin de permettre une optimisation des chaînes de SCAN et une amélioration de la couverture de fautes après synthèse du système électronique digital intégré à partir du nouvel ensemble de fichiers de description HDL, sans qu'il soit nécessaire de  
5 modifier à nouveau la description en langage HDL et de mettre à nouveau en œuvre le procédé selon l'invention et éviter ainsi un allongement du temps de conception du circuit, il est créé des chaînes de SCAN programmable. A cet effet, l'étape d'insertion des instructions HDL de SCAN comprend une phase d'insertion d'instructions HDL qui lors de la synthèse généreront un  
10 multiplexeur programmable intercalé entre certains au moins des éléments mémoire d'une chaîne de SCAN. De manière préférée, il est intercalé un tel multiplexeur entre tous les éléments mémoires successifs des chaînes de SCAN. Bien entendu, il est également procédé à l'insertion des instructions HDL correspondant à un contrôleur des multiplexeurs intercalés dans les  
15 chaînes de SCAN.

L'invention concerne également un système électronique digital intégré ou système monopuce qui comprend au moins un module fonctionnel de logique combinatoire et des éléments mémoires associés ainsi que des  
20 moyens de test de type SCAN comprenant au moins une chaîne d'éléments mémoires. Selon l'invention, le système électronique digital intégré est caractérisé en ce qu'il comprend des moyens de reconfiguration programmable de la chaîne SCAN.

Selon une autre caractéristique de l'invention, toujours en vue l'améliorer les capacités de test du circuit qui sera obtenu à partir du nouvel  
25 ensemble de fichier de description HDL, le procédé comprend une étape d'insertion d'instructions HDL dont la synthèse sera à l'origine de moyens intégrés d'auto test (BIST) du système électronique digital intégré. De tel moyens comprennent au moins un générateur automatique de vecteurs de test (TPG – Test Pattern Generator), des moyens d'analyse de la réponse du  
30 système électronique et des moyens de contrôle du test. Selon une caractéristique préférée de mise en œuvre de l'invention, le générateur



communément connu par le PRPG (Parallel Random Pattern Generator) soit programmable. Par ailleurs, selon une caractéristique préférée de mise en oeuvre de l'invention, la structure de génération de vecteurs de test et celle de l'analyse des réponses se basent sur la structure de SCAN programmable  
5 ou reconfigurable citée ci-dessus.

L'invention concerne, également, un dispositif de conception automatisé en langage de description au niveau transfert de registres, dit langage HDL d'un système complet ou d'une partie de système électronique digital intégré, dispositif comprenant au moins une unité de calcul, une unité de  
10 mémoire et une unité de stockage de fichiers, caractérisé en ce que l'unité de stockage comprend des fichiers de description en langage HDL du système ou de la partie de système électronique intégré et en ce que les unités de calcul et de mémoire sont adaptées pour générer, en mettant en oeuvre le procédé selon l'invention et à partir des fichiers de description HDL,  
15 de nouveaux fichiers de description HDL du système ou de la partie de système qui incorporent des instructions HDL, de manière que le système ou la partie de système électronique digital intégré obtenu à partir des nouveaux fichiers incorpore une partie au moins des circuits électroniques logiques nécessaires au test du fonctionnement des éléments mémoire au  
20 moins.

Dans une forme préférée de réalisation le dispositif comprend un ordinateur personnel mettant en oeuvre un programme dont l'exécution permet la mise en oeuvre du procédé selon l'invention.

L'invention concerne aussi un support de données lisibles par ordinateur  
25 sur lequel est enregistré un programme dont l'exécution par un ordinateur permet la mise en oeuvre du procédé selon l'invention.

La **fig. 1** illustre un exemple d'organigramme de mise en oeuvre du procédé selon l'invention.

La **fig. 2** illustre un fichier original de description en langage VHDL d'  
30 une portions d'un système digital intégré.

automatique de vecteurs de test est conçu de manière que la séquence d'initialisation du registre à décalage à contre réaction linéaire plus communément connu par le PRPG (Parallel Random Pattern Generator) soit programmable. Par ailleurs, selon une caractéristique préférée de mise en  
5 oeuvre de l'invention, la structure de génération de vecteurs de test et celle de l'analyse des réponses se basent sur la structure de SCAN programmable ou reconfigurable citée ci-dessus.

L'invention concerne, également, un dispositif de conception automatisé en langage de description au niveau transfert de registres, dit langage HDL  
10 d'un système complet ou d'une partie de système électronique digital intégré, dispositif comprenant au moins une unité de calcul, une unité de mémoire et une unité de stockage de fichiers, caractérisé en ce que l'unité de stockage comprend des fichiers de description en langage HDL du système ou de la partie de système électronique intégré et en ce que les  
15 unités de calcul et de mémoire sont adaptées pour générer, en mettant en oeuvre le procédé selon l'invention et à partir des fichiers de description HDL, de nouveaux fichiers de description HDL du système ou de la partie de système qui incorporent des instructions HDL, de manière que le système ou la partie de système électronique digital intégré obtenu à partir des  
20 nouveaux fichiers incorpore une partie au moins des circuits électroniques logiques nécessaires au test du fonctionnement des éléments mémoire au moins.

Dans une forme préférée de réalisation le dispositif comprend un ordinateur personnel mettant en oeuvre un programme dont l'exécution  
25 permet la mise en oeuvre du procédé selon l'invention.

L'invention concerne aussi un support de données lisibles par ordinateur sur lequel est enregistré un programme dont l'exécution par un ordinateur permet la mise en oeuvre du procédé selon l'invention.

La **fig. 1** illustre un exemple d'organigramme de mise en oeuvre du  
30 procédé selon l'invention.

La **fig. 3** illustre un exemple de fichier généré au cours de la mise en œuvre du procédé selon l'invention sur le fichier de la **fig. 2**.

La **fig. 4** illustre un fichier original de description en langage Verilog d'une portions d'un système digital intégré.

5 La **fig. 5** illustre un exemple de fichier généré au cours de la mise en œuvre du procédé selon l'invention sur le fichier de la **fig. 4**.

Les **fig. 6** et **7** illustrent des exemples de fichier d'indexation des éléments mémoire générés par le procédé selon l'invention pour les fichiers selon les **fig. 2** et **4**.

10 Les **fig. 8** et **9** montrent les fichiers de description HDL correspondant aux fichiers originaux des **fig. 2** et **4** respectivement, et incorporant les instructions HDL de SCAN insérées de manière automatique par le procédé selon l'invention.

La **fig. 10** illustre schématiquement la mise en œuvre de moyens  
15 reconfiguration des chaînes de SCAN d'un système digital intégré.

La **fig. 11** montre de manière schématique un système digital intégré tel qu'obtenu après synthèse d'une description HDL générée par le procédé selon l'invention et mettant en œuvre des fonctionnalité d'autotest intégré « BIST ».

20 Comme cela a été dit précédemment le procédé selon l'invention vise, dans une première forme de mise en œuvre, à assurer l'insertion au niveau de la description en langage HDL d'un circuit d'instructions HDL qui après synthèse du circuit conféreront au circuit l'ensemble des moyens nécessaires au test d'une partie au moins de ses éléments mémoires selon la technique  
25 de SCAN. L'invention vise à atteindre cet objectif en n'effectuant aucune analyse prospective du circuit telle qu'une analyse relationnelle ou fonctionnelle nécessitant d'importantes ressources de calcul et engendrant des temps de traitement également importants. Au contraire selon l'invention, l'insertion des instructions correspondant aux chaînes de SCAN et  
30 aux fonctionnalités associées est effectuée au fur et à mesure de l'occurrence des éléments mémoires ou des instructions HDL correspondant aux éléments

La **fig. 2** illustre un fichier original de description en langage VHDL d'une portions d'un système digital intégré.

La **fig. 3** illustre un exemple de fichier généré au cours de la mise en œuvre du procédé selon l'invention sur le fichier de la **fig. 2**.

5 La **fig. 4** illustre un fichier original de description en langage Verilog d'une portions d'un système digital intégré.

La **fig. 5** illustre un exemple de fichier généré au cours de la mise en œuvre du procédé selon l'invention sur le fichier de la **fig. 4**.

10 Les **fig. 6** et **7** illustrent des exemples de fichier d'indexation des éléments mémoire générés par le procédé selon l'invention pour les fichiers selon les **fig. 2** et **4**.

Les **fig. 8** et **9** montrent les fichiers de description HDL correspondant aux fichiers originaux des **fig. 2** et **4** respectivement, et incorporant les instructions HDL de SCAN insérées de manière automatique par le procédé  
15 selon l'invention.

La **fig. 10** illustre schématiquement la mise en œuvre de moyens reconfiguration des chaînes de SCAN d'un système digital intégré.

La **fig. 11** montre de manière schématique un système digital intégré tel qu'obtenu après synthèse d'une description HDL générée par le procédé  
20 selon l'invention et mettant en œuvre des fonctionnalité d'autotest intégré « BIST ».

Comme cela a été dit précédemment le procédé selon l'invention vise, dans une première forme de mise en œuvre, à assurer l'insertion au niveau de la description en langage HDL d'un circuit d'instructions HDL qui après  
25 synthèse du circuit conféreront au circuit l'ensemble des moyens nécessaires au test d'une partie au moins de ses éléments mémoires selon la technique de SCAN. L'invention vise à atteindre cet objectif en n'effectuant aucune analyse prospective du circuit telle qu'une analyse relationnelle ou fonctionnelle nécessitant d'importantes ressources de calcul et engendrant  
30 des temps de traitement également importants. Au contraire selon l'invention, l'insertion des instructions correspondant aux chaînes de SCAN et

mémoires. Selon l'invention ce chaînage est bien entendu réalisé en contrôlant au fur et à mesure de l'avancement que la ou les chaînes de SCAN en cours de réalisation sont conformes aux critères éventuellement imposés par l'utilisateur et les corrections éventuellement nécessaires sont effectuées en intervenant sur les chaînes et/ou les tronçons de chaîne déjà réalisés.

Dans une forme de mise en œuvre préférée, le procédé selon l'invention dont un organigramme est illustré à la fig.1 comprend tout d'abord une étape **1** de localisation automatique des instructions qui seront lors de la synthèse du système à l'origine d'éléments mémoire.

Cette localisation automatique peut faire intervenir plusieurs phases et dans une forme de mise en œuvre préférée l'étape de localisation automatique comprend une étape **1a** d'analyse ou d'indexation de l'ensemble des fichiers originaux de description en vue de la création d'au moins un fichier d'indexation **VIF File** comprenant la liste des unités de conception si elles existent (entité, librairie, paquetage), pour chaque unité de conception l'ensemble des déclarations, chaque déclaration comprenant le numéro de ligne, le nom de l'objet, son type, sa taille ainsi que le type de construction de contrôle associée. Il aura alors dans ce fichier d'indexation pour chaque objet et processus HDL, au moins le type et les coordonnées dans les fichiers de description HDL originaux ou initiaux.

Dans le cadre de cette étape d'analyse ou d'indexation **1a** menée par exemple à partir d'un fichier, tel qu'illustré à la **fig.2**, de description en langage VHDL d'un processus, il est généré un fichier d'indexation **VIF File** tel que représenté à la **fig. 3**.

Selon l'invention cette étape d'analyse ou d'indexation **1a** peut être menée sur d'autres types de langage HDL. Ainsi la **fig. 4** illustre un exemple de fichier original ou initial de description en langage VERILOG à base de plusieurs processus et l'étape d'indexation **1a** appliquée à ce fichier permet d'obtenir un fichier d'indexation **VIF File** tel que présenté à la **fig. 5**.

Il doit être noté qu'au sens de l'invention l'étape d'indexation **1a** peut aboutir à la création de plusieurs fichiers d'indexation, d'un système de fichier

aux fonctionnalités associées est effectuée au fur et à mesure de l'occurrence des éléments mémoires ou des instructions HDL correspondant aux éléments mémoires. Selon l'invention ce chaînage est bien entendu réalisé en contrôlant au fur et à mesure de l'avancement que la ou les chaînes de SCAN  
5 en cours de réalisation sont conformes aux critères éventuellement imposés par l'utilisateur et les corrections éventuellement nécessaires sont effectuées en intervenant sur les chaînes et/ou les tronçons de chaîne déjà réalisés.

Dans une forme de mise en œuvre préférée, le procédé selon l'invention dont un organigramme est illustré à la fig.1 comprend tout  
10 d'abord une étape **1** de localisation automatique des instructions qui seront lors de la synthèse du système à l'origine d'éléments mémoire.

Cette localisation automatique peut faire intervenir plusieurs phases et dans une forme de mise en œuvre préférée l'étape de localisation automatique comprend une étape **1a** d'analyse ou d'indexation de  
15 l'ensemble des fichiers originaux de description en vue de la création d'au moins un fichier d'indexation **VIF File** comprenant la liste des unités de conception si elles existent (entité, librairie, paquetage), pour chaque unité de conception l'ensemble des déclarations, chaque déclaration comprenant le numéro de ligne, le nom de l'objet, son type, sa taille ainsi que le type de  
20 construction de contrôle associée. Il aura alors dans ce fichier d'indexation pour chaque objet et processus HDL, au moins le type et les coordonnées dans les fichiers de description HDL originaux ou initiaux.

Dans le cadre de cette étape d'analyse ou d'indexation **1a** menée par exemple à partir d'un fichier, tel qu'illustré à la **fig.2**, de description en  
25 langage VHDL d'un processus, il est généré un fichier d'indexation **VIF File** tel que représenté à la **fig. 3**.

Selon l'invention cette étape d'analyse ou d'indexation **1a** peut être menée sur d'autres types de langage HDL. Ainsi la **fig. 4** illustre un exemple de fichier original ou initial de description en langage VERILOG à base de  
30 plusieurs processus et l'étape d'indexation **1a** appliquée à ce fichier permet d'obtenir un fichier d'indexation **VIF File** tel que présenté à la **fig. 5..**

d'indexation et de manière préférée mais non strictement nécessaire à la création d'une base de donnée d'indexation.

Dans le cadre de l'étape d'indexation le procédé selon l'invention prévoit également en plus de l'indexation des différentes instructions élémentaires une indexation des instances identiques susceptibles d'être présentes dans la description HDL du système. Par instances identiques il faut comprendre un même fichier ou un même ensemble de fichier HDL décrivant une partie du système qui est mise en œuvre à plusieurs reprise dans le système.

Après cette étape d'indexation **1a**, intervient une étape **1b** de localisation automatique des instructions HDL qui seront à l'origine des éléments mémoires après synthèse du circuit. Selon l'invention cette étape de localisation **1b** est mise en œuvre pour les différents types de langage de description HDL tels que par exemple mais non exclusivement VHDL et VERILOG qui peuvent par ailleurs être utilisés en association pour décrire un même système. Certaines parties du systèmes peuvent ainsi être décrites par des fichiers rédigés en VHDL tandis que d'autres parties du système sont décrites par des fichiers rédigés en Verilog.

Dans sa forme préférée de mise en œuvre et pour une utilisation sur des fichiers en VHDL ou en Verilog, l'étape **1b** de localisation des instructions HDL à l'origine des éléments mémoires comprend une étape de recherche de processus synchronisés afin de détecter les objets affectés à l'intérieur de ces processus. Cette étape de recherche des processus synchronisés est effectuée à partir du résultat de l'étape d'indexation **1a** à savoir par un traitement des fichiers **VIF File** ou des données de la base de données créée ou renseignée lors de cette étape **1a** ainsi qu'éventuellement par un traitement des fichiers initiaux **HDL File** de description en langage HDL du système. Après localisation des processus synchronisés les instructions susceptibles d'engendrer à la synthèse des éléments mémoires sont identifiées par l'application des règles suivantes :

Il doit être noté qu'au sens de l'invention l'étape d'indexation **1a** peut aboutir à la création de plusieurs fichier d'indexation, d'un système de fichier d'indexation et de manière préférée mais non strictement nécessaire à la création d'une base de donnée d'indexation.

5 Dans le cadre de l'étape d'indexation le procédé selon l'invention prévoit également en plus de l'indexation des différentes instructions élémentaires une indexation des instances identiques susceptibles d'être présentes dans la description HDL du système. Par instances identiques il faut comprendre un même fichier ou un même ensemble de fichier HDL  
10 décrivant une partie du système qui est mise en œuvre à plusieurs reprise dans le système.

Après cette étape d'indexation **1a**, intervient une étape **1b** de localisation automatique des instructions HDL qui seront à l'origine des éléments mémoires après synthèse du circuit. Selon l'invention cette étape  
15 de localisation **1b** est mise en œuvre pour les différents types de langage de description HDL tels que par exemple mais non exclusivement VHDL et VERILOG qui peuvent par ailleurs être utilisés en association pour décrire un même système. Certaines parties du systèmes peuvent ainsi être décrites par des fichiers rédigés en VHDL tandis que d'autres parties du système sont  
20 décrites par des fichiers rédigés en Verilog.

Dans sa forme préférée de mise en œuvre et pour une utilisation sur des fichiers en VHDL ou en Verilog, l'étape **1b** de localisation des instructions HDL à l'origine des éléments mémoires comprend une étape de recherche de processus synchronisés afin de détecter les objets affectés à l'intérieur de ces  
25 processus. Cette étape de recherche des processus synchronisés est effectuée à partir du résultat de l'étape d'indexation **1a** à savoir par un traitement des fichiers **VIF File** ou des données de la base de données crée ou renseignée lors de cette étape **1a** ainsi qu'éventuellement par un traitement des fichiers initiaux **HDL File** de description en langage HDL du  
30 système. Après localisation des processus synchronisés les instructions



- tout objet affecté à l'intérieur d'un processus et qui est lu dans un autre processus ou dans la partie concurrente du code HDL sera considéré comme à l'origine un élément mémoire et
- 5     ▪ dans un processus synchronisé, tout objet affecté dans une branche d'une structure de contrôle « if » sans qu'il soit affecté dans toutes autres branches de cette même structure est considéré comme à l'origine d'un élément mémoire
- dans un processus synchronisé, tout objet qui est lu avant d'être écrit est référencé comme à l'origine d'un élément mémoire.

10     L'étape d'identification de l'étape de localisation **1b** est menée, comme l'étape de recherche des processus synchronisés à partir du résultat de l'étape d'indexation **1a** à savoir par un traitement des fichiers **VIF File** ou des données de la base de données crée ou renseignée lors de cette étape **1a** ainsi qu'éventuellement par un traitement des fichiers initiaux **HDL File** de description en langage HDL du système. L'étape de localisation **1b** comprend également une étape écriture d'un fichier **MEM File** qui répertorie pour 15 chaque élément mémoire, au moins le nom de l'objet HDL correspondant, son type, sa dimension et ses coordonnées dans les fichiers de description HDL originaux. La **Fig. 6** illustre le fichier de localisation des éléments mémoire **MEM File** obtenu pour le fichier de description **HDL File** en 20 langage VHDL selon la **fig.2** par un traitement du fichier d'indexation **VIF File** de la **fig. 3**. De la même manière **Fig. 7** montre le fichier de localisation des éléments mémoire **MEM File** obtenu pour le fichier de description **HDL File** en langage VERILOG selon la **fig.4** par un traitement du fichier d'indexation **VIF File** de la **fig. 5**. Bien entendu, au sens de l'invention 25 l'étape de création d'un ou d'un ensemble de fichiers de localisation tels que les fichiers **MEM File** peut tout aussi bien correspondre à la création d'une base de données ou au renseignement d'une base de donnée avec les informations sur chaque éléments mémoire telles qu'énumérées de manière non limitative ci-dessus.

30

susceptibles d'engendrer à la synthèse des éléments mémoires sont identifiées par l'application des règles suivantes :

- 5       ▪ tout objet affecté à l'intérieur d'un processus et qui est lu dans un autre processus ou dans la partie concurrente du code HDL sera considéré comme à l'origine un élément mémoire et
- dans un processus synchronisé, tout objet affecté dans une branche d'une structure de contrôle « if » sans qu'il soit affecté dans toutes autres branches de cette même structure est considéré comme à l'origine d'un élément mémoire
- 10       ▪ dans un processus synchronisé, tout objet qui est lu avant d'être écrit est référencé comme à l'origine d'un élément mémoire.

L'étape d'identification de l'étape de localisation **1b** est menée, comme l'étape de recherche des processus synchronisés à partir du résultat de l'étape d'indexation **1a** à savoir par un traitement des fichiers **VIF File** ou des données de la base de données créée ou renseignée lors de cette étape **1a** ainsi qu'éventuellement par un traitement des fichiers initiaux **HDL File** de description en langage HDL du système. L'étape de localisation **1b** comprend également une étape d'écriture d'un fichier **MEM File** qui répertorie pour chaque élément mémoire, au moins le nom de l'objet HDL correspondant, son type, sa dimension et ses coordonnées dans les fichiers de description HDL originaux. La **Fig. 6** illustre le fichier de localisation des éléments mémoire **MEM File** obtenu pour le fichier de description **HDL File** en langage VHDL selon la **fig.2** par un traitement du fichier d'indexation **VIF File** de la **fig. 3**. De la même manière **Fig. 7** montre le fichier de localisation des éléments mémoire **MEM File** obtenu pour le fichier de description **HDL File** en langage VERILOG selon la **fig.4** par un traitement du fichier d'indexation **VIF File** de la **fig. 5**. Bien entendu, au sens de l'invention l'étape de création d'un ou d'un ensemble de fichiers de localisation tels que les fichiers **MEM File** peut tout aussi bien correspondre à la création d'une base de données ou au renseignement d'une base de donnée avec les

L'invention se propose également de palier à d'éventuelles absences d'informations en ce qui concerne la dimension de certaines variables des fichiers originaux de description HDL en prévoyant au choix de l'utilisateur soit une étape de choix automatique de la valeur de la dimension manquante  
5 sur la base d'une valeur par défaut prédéterminée par l'utilisateur avant ou pendant la mise en œuvre du procédé selon l'invention soit par une étape de définition interactive avec l'utilisateur du procédé au fur et à mesure de l'occurrence de ce défaut d'information. Les valeurs de dimensions ainsi définies sont alors enregistrées dans les fichiers de localisation **MEM File** ou  
10 dans la ou les bases de données correspondantes.

Après la localisation des instructions HDL qui seront à l'origine des éléments mémoire lors de la synthèse, le procédé conformément à une caractéristique essentielle de l'invention comprend une étape **2** d'insertion, dans une partie au moins du ou des fichiers originaux **HDL File** de  
15 description en langage HDL du système, d'instruction HDL qui lors de la synthèse du système assureront l'obtention d'au moins une chaîne de SCAN et des moyens mise en œuvre du test de SCAN tels que par exemple mais exclusivement les entrées et sorties de SCAN, les moyens de mise en mode test du système, une horloge de test de SCAN et un contrôleur de test de  
20 SCAN.

L'insertion des instructions HDL pour le SCAN sera réalisé , afin d'éviter toute violation des règles de SCAN lors de la synthèse du circuit. Le procédé selon l'invention mettra alors en œuvre de manière préférée une phase d'identification des éventuels domaines d'horloge différents existants  
25 accompagnée d'un enregistrement dans les fichiers ou la base de donnée ad hoc de la localisation des différents domaines d'horloge le cas échéant.

De manière préférée, l'étape **2** d'insertion des instructions HDL de SCAN est réalisée en fonction de paramètres fixés par l'utilisateur à savoir nombre et longueur des chaînes de SCAN pour l'ensemble du système ou  
30 pour certains éléments du systèmes concernés.

informations sur chaque éléments mémoire telles qu'énumérées de manière non limitative ci-dessus.

L'invention se propose également de palier à d'éventuelles absences d'informations en ce qui concerne la dimension de certaines variables des  
5 fichiers originaux de description HDL en prévoyant au choix de l'utilisateur soit une étape de choix automatique de la valeur de la dimension manquante sur la base d'une valeur par défaut prédéterminée par l'utilisateur avant ou pendant la mise en œuvre du procédé selon l'invention soit par une étape de  
10 définition interactive avec l'utilisateur du procédé au fur et à mesure de l'occurrence de ce défaut d'information. Les valeurs de dimensions ainsi définies sont alors enregistrées dans les fichiers de localisation **MEM File** ou dans la ou les bases de données correspondantes.

Après la localisation des instructions HDL qui seront à l'origine des éléments mémoire lors de la synthèse, le procédé conformément à une  
15 caractéristique essentielle de l'invention comprend une étape **2** d'insertion, dans une partie au moins du ou des fichiers originaux **HDL File** de description en langage HDL du système, d'instruction HDL qui lors de la synthèse du système assureront l'obtention d'au moins une chaîne de SCAN, et des moyens mise en œuvre du test de SCAN tels que par exemple mais  
20 exclusivement les entrées et sorties de SCAN, les moyens de mise en mode test du système, une horloge de test de SCAN et un contrôleur de test de SCAN.

L'insertion des instructions HDL pour le SCAN sera réalisé , afin d'éviter toute violation des règles de SCAN lors de la synthèse du circuit. Le procédé  
25 selon l'invention mettra alors en œuvre de manière préférée une phase d'identification des éventuels domaines d'horloge différents existants accompagnée d'un enregistrement dans les fichiers ou la base de donnée ad hoc de la localisation des différents domaines d'horloge le cas échéant.

De manière préférée, l'étape **2** d'insertion des instructions HDL de  
30 SCAN est réalisée en fonction de paramètres fixés par l'utilisateur à savoir

Ainsi l'étape d'insertion **2** mettra en œuvre le résultat de l'étape de localisation **1** tel que **MEM File**, les fichiers originaux de description **HDL File**, la localisation des différents domaines d'horloge et les paramètres de mise de œuvre du SCAN définis par l'utilisateur.

5        Selon l'invention l'insertion des instructions HDL de chaînage des éléments mémoire s'effectue, d'une part, au niveau local et, d'autre part, au niveau global.

La phase de chaînage local, répétée autant de fois que nécessaire, correspond à l'insertion d'instruction HDL de chaînage au niveau d'ensemble  
10 d'instruction HDL correspondant à un processus HDL de manière à obtenir lors de la synthèse au moins une chaîne d'éléments mémoires pour chaque processus HDL. A cet égard dans le cadre du chaînage local d'un processus décrit en langage VHDL, l'invention prévoit une phase d'insertion d'instructions VHDL de définition de signaux intermédiaires destinés à  
15 reprendre des chaînes de variables afin de permettre leur affectation et leur chaînage en dehors des processus.

Ainsi, selon une forme préférée de l'invention, la phase d'insertion automatique des instructions HDL pour le chaînage local comprend les phases suivantes :

- 20        ▪ insertion d'instructions HDL correspondant à des signaux de test utilisés comme port d'entrée-sortie,
- insertion éventuelle d'instructions HDL correspondant à des signaux intermédiaires de travail,
- insertion, au niveau de chaque processus, d'instructions HDL  
25        assurant l'obtention, lors de la synthèse du circuit, d'au moins une chaîne, dite de « SCAN», reliant les éléments mémoires propres au processus,
- insertion d'instructions HDL assurant une affectation concurrente des chaîne des entrées et sorties des chaîne de SCAN en dehors  
30        des processus.

nombre et longueur des chaînes de SCAN pour l'ensemble du système ou pour certains éléments du systèmes concernés.

Ainsi l'étape d'insertion **2** mettra en œuvre le résultat de l'étape de localisation **1** tel que **MEM File**, les fichiers originaux de description **HDL File**, la localisation des différents domaines d'horloge et les paramètres de mise de œuvre du SCAN définis par l'utilisateur.

Selon l'invention l'insertion des instructions HDL de chaînage des éléments mémoire s'effectue, d'une part, au niveau local et, d'autre part, au niveau global.

La phase de chaînage local, répétée autant de fois que nécessaire, correspond à l'insertion d'instruction HDL de chaînage au niveau d'ensemble d'instruction HDL correspondant à un processus HDL de manière à obtenir lors de la synthèse au moins une chaîne d'éléments mémoires pour chaque processus HDL. A cet égard dans le cadre du chaînage local d'un processus décrit en langage VHDL, l'invention prévoit une phase d'insertion d'instructions VHDL de définition de signaux intermédiaires destinés à reprendre des chaînes de variables afin de permettre leur affectation et leur chaînage en dehors des processus.

Ainsi, selon une forme préférée de l'invention, la phase d'insertion automatique des instructions HDL pour le chaînage local comprend les phases suivantes :

- insertion d'instructions HDL correspondant à des signaux de test utilisés comme port d'entrée-sortie,
- insertion éventuelle d'instructions HDL correspondant à des signaux intermédiaires de travail,
- insertion, au niveau de chaque processus, d'instructions HDL assurant l'obtention, lors de la synthèse du circuit, d'au moins une chaîne, dite de « SCAN », reliant les éléments mémoires propres au processus,

Il est à noter que pour respecter les règles du SCAN l'invention prévoit, lors de l'insertion des instructions HDL de chaînage, une vérification de la comptabilité des éléments mémoires entre eux et à cet effet l'étape d'insertion des instructions HDL de chaînage comprend soit une phase de transformation automatique du type et/ou de la dimension d'un ou des deux  
5 objets à l'origine du conflit, soit une phase de modification interactive avec l'utilisateur du type et/ou de la dimension d'un ou des deux objets à l'origine du conflit.

Après le chaînage local intervient le chaînage global qui comprend une  
10 phase, répétée autant que nécessaire, d'insertion d'instruction HDL de chaînage global au niveau des fichiers de description HDL de manière à obtenir lors de la synthèse, au moins une chaîne d'éléments mémoires comprenant les chaînes d'éléments mémoire créés lors de la phase de chaînage local.

Par la mise en œuvre du procédé selon l'invention il est ainsi obtenu, à  
15 partir du fichier original en VHDL **HDL File** illustré à la **fig. 2**, le fichier **Scanned HDL File**, illustré **fig. 8**, de description en VDHL du même système incorporant les instructions VHDL qui lors de la synthèse seront à l'origine des fonctionnalités de SCAN. De la même manière, la **fig. 9** montre  
20 le fichier de description en Verilog **Scanned HDL File** obtenu par la mise en œuvre du procédé selon l'invention sur le fichier original de description en Verilog tel qu'illustré à la **fig. 4**.

Il est à noter que le procédé selon l'invention est de préférence mis en œuvre de manière à tenir compte, d'une part, de l'existence d'instances  
25 identiques telles qu'indexées pendant l'étape d'indexation **1a** et, d'autre part, de choix de l'utilisateur qui peuvent conduire par exemple à ce que dans une partie du système une instance est concernée par une seule chaîne de SCAN tandis que dans une autre partie du système la même instance est concerné par plusieurs chaînes de SCAN étant entendu que ces deux ou multiples  
30 instances identiques devront restées décrites par un même fichier ou ensemble de fichiers HDL. L'invention se propose alors de répondre à cet

- insertion d'instructions HDL assurant une affectation concurrente des chaînes des entrées et sorties des chaînes de SCAN en dehors des processus.

Il est à noter que pour respecter les règles du SCAN l'invention prévoit, lors de l'insertion des instructions HDL de chaînage, une vérification de la comptabilité des éléments mémoires entre eux et à cet effet l'étape d'insertion des instructions HDL de chaînage comprend soit une phase de transformation automatique du type et/ou de la dimension d'un ou des deux objets à l'origine du conflit, soit une phase de modification interactive avec l'utilisateur du type et/ou de la dimension d'un ou des deux objets à l'origine du conflit.

Après le chaînage local intervient le chaînage global qui comprend une phase, répétée autant que nécessaire, d'insertion d'instruction HDL de chaînage global au niveau des fichiers de description HDL de manière à obtenir lors de la synthèse, au moins une chaîne d'éléments mémoires comprenant les chaînes d'éléments mémoire créés lors de la phase de chaînage local.

Par la mise en œuvre du procédé selon l'invention il est ainsi obtenu, à partir du fichier original en VHDL **HDL File** illustré à la **fig. 2**, le fichier **Scanned HDL File**, illustré **fig. 8**, de description en VHDL du même système incorporant les instructions VHDL qui lors de la synthèse seront à l'origine des fonctionnalités de SCAN. De la même manière, la **fig. 9** montre le fichier de description en Verilog **Scanned HDL File** obtenu par la mise en œuvre du procédé selon l'invention sur le fichier original de description en Verilog tel qu'illustré à la **fig. 4**.

Il est à noter que le procédé selon l'invention est de préférence mis en œuvre de manière à tenir compte, d'une part, de l'existence d'instances identiques telles qu'indexées pendant l'étape d'indexation **1a** et, d'autre part, de choix de l'utilisateur qui peuvent conduire par exemple à ce que dans une partie du système une instance est concernée par une seule chaîne de SCAN tandis que dans une autre partie du système la même instance est concerné



impératif en modifiant l'instance par l'insertion automatique des instructions HDL de SCAN lorsqu'elle apparaît la première fois au fil de l'insertion automatique des instructions HDL de SCAN pour l'ensemble des fichiers de description du système puis à chaque fois que ladite instance est rencontrée

5 à nouveau il est vérifié que les instructions HDL de SCAN permettent de répondre aux impératifs locaux de SCAN si cela est le cas aucune modification n'est apportée aux fichiers de description de l'instance en revanche si cela n'est pas le cas le ou les fichiers de description de l'instance sont modifiés et il est revenu sur tous les lieux antérieurs d'occurrence de

10 ladite instance et il est procédé à une modification de son environnement de manière à répondre aux impératifs locaux de SCAN avec la nouvelle forme de l'instance. Cette façon de procéder permet conformément à l'esprit de l'invention d'éviter tout calcul d'analyse prospective sur les instances identiques et de ne revenir sur les insertions d'instruction HDL déjà effectué

15 que si cela est nécessaire.

Dans une variante de mise en œuvre du procédé, l'invention se propose de permettre à un concepteur de revenir sur le choix lié à la configuration des chaînes de SCAN qui sont construites au niveau RTL. A cet effet, l'invention prévoit d'insérer, en plus des instructions HDL de SCAN, des

20 instructions HDL de reconfiguration à savoir, d'une part, des instructions HDL qui définissent des commutateurs intercalaires interposés entre chaque élément mémoire d'une chaîne de SCAN et/ou entre des parties de chaînes de SCAN et, d'autre part, des instructions HDL correspondant à au moins un contrôleur de ces commutateurs intercalaires.

25 A la synthèse les instructions HDL de SCAN et de reconfiguration permettront d'obtenir un système digital intégré **S** présentant des fonctionnalités telles que schématiquement illustrées la **fig. 10**. Ainsi, le système **S** comprend des portions de chaîne de SCAN **11, 12, 13, 14** reliées les unes à la suite des autres, comme le montre la **fig. 10**, par des

30 commutateurs intercalaire **15, 16** qui sont reliés à un contrôleur **17**.

par plusieurs chaînes de SCAN étant entendu que ces deux ou multiples instances identiques devront restées décrites par un même fichier ou ensemble de fichiers HDL. L'invention se propose alors de répondre à cet impératif en modifiant l'instance par l'insertion automatique des instructions HDL de SCAN lorsqu'elle apparaît la première fois au fils de l'insertion automatique des instructions HDL de SCAN pour l'ensemble des fichiers de description du système puis à chaque fois que ladite instance est rencontrée à nouveau il est vérifié que les instructions HDL de SCAN permettent de répondre aux impératifs locaux de SCAN si cela est le cas aucune modification n'est apportée aux fichiers de description de l'instance en revanche si cela n'est pas le cas le ou les fichiers de description de l'instance sont modifiés et il est revenu sur tous les lieux antérieurs d'occurrence de ladite instance et il est procédé à une modification de son environnement de manière à répondre aux impératifs locaux de SCAN avec la nouvelle forme de l'instance. Cette façon de procéder permet conformément à l'esprit de l'invention d'éviter tout calcul d'analyse prospective sur les instances identiques et de ne revenir sur les insertions d'instruction HDL déjà effectuée que si cela est nécessaire.

Dans une variante de mise en œuvre du procédé, l'invention se propose de permettre à un concepteur de revenir sur le choix lié à la configuration des chaînes de SCAN qui sont construites au niveau RTL. A cet effet, l'invention prévoit d'insérer, en plus des instructions HDL de SCAN, des instructions HDL de reconfiguration à savoir, d'une part, des instructions HDL qui définissent des commutateurs intercalaires interposés entre chaque élément mémoire d'une chaîne de SCAN et/ou entre des parties de chaînes de SCAN et, d'autre part, des instructions HDL correspondant à au moins un contrôleur de ces commutateurs intercalaires.

A la synthèse les instructions HDL de SCAN et de reconfiguration permettront d'obtenir un système digital intégré **S** présentant des fonctionnalités telles que schématiquement illustrées la **fig. 10**. Ainsi, le système **S** comprend des portions de chaîne de SCAN **11, 12, 13, 14** reliées

Par la mise en œuvre de ces moyens il est possible de procéder à la reconfiguration dynamique des chaînes de SCAN après synthèse au niveau matériel en redéfinissant les paramètres suivants :

- taille des chaînes de SCAN
- 5 ➤ configuration physique d'une ou de plusieurs chaîne de SCAN.

Comme illustré à la **fig. 10**, une telle reconfiguration passe par le contrôleur **17** qui agit sur les commutateurs **15, 16** pour permettre l'activation des connexions des portions de chaîne 11 à 14 entre elles et avec le contrôleur **17** selon la séquence de configuration activée au niveau du

10 contrôleur.

Dans une forme de mise en œuvre, l'invention prévoit également une étape d'insertion automatique, dans les fichiers de description HDL du système, des instructions HDL qui après synthèse du système lui conféreront toutes les fonctionnalités d'auto test intégré de BIST pour « Built-In Self

15 Test ».

Ainsi l'invention prévoit une étape d'insertion automatique des instructions HDL d'auto test intégré qui lors de la synthèse seront à l'origine d'au moins :

- des moyens de génération de vecteurs de test tel qu'un
- 20 générateur de vecteur de test **20**,
- des moyens d'analyse de la réponse du circuit testé tel qu'un bloc de compression de résultat de test **21**,
- des moyens de contrôle du test tel qu'un contrôleur de test **22**,
- 25 - une entrée **23** et une sortie **24** de test.

Comme le montre la **fig. 11** ces éléments sont en relation avec le circuit à tester **25** qui peut assurer l'ensemble ou une partie seulement des fonctionnalité du système **S**.

Selon l'invention le contrôleur de test sera adapté pour permettre au

30 moins une programmation de la séquence ou des séquences d'initialisation du générateur de test afin d'augmenter la fiabilité du de l'autotest intégré et

les unes à la suite des autres, comme le montre la **fig. 10**, par des commutateurs intercalaire **15, 16** qui sont reliés à un contrôleur **17**.

Par la mise en œuvre de ces moyens il est possible de procéder à la reconfiguration dynamique des chaînes de SCAN après synthèse au niveau matériel en redéfinissant les paramètres suivants :

- taille des chaînes de SCAN
- configuration physique d'une ou de plusieurs chaîne de SCAN.

Comme illustré à la **fig. 10**, une telle reconfiguration passe par le contrôleur **17** qui agit sur les commutateurs **15, 16** pour permettre l'activation des connexions des portions de chaîne 11 à 14 entre elles et avec le contrôleur **17** selon la séquence de configuration activée au niveau du contrôleur.

Dans une forme de mise en œuvre, l'invention prévoit également une étape d'insertion automatique, dans les fichiers de description HDL du système, des instructions HDL qui après synthèse du système lui conféreront toutes les fonctionnalités d'auto test intégré de BIST pour « Built-In Self Test ».

Ainsi l'invention prévoit une étape d'insertion automatique des instructions HDL d'auto test intégré qui lors de la synthèse seront à l'origine d'au moins :

- des moyens de génération de vecteurs de test tel qu'un générateur de vecteur de test **20**,
- des moyens d'analyse de la réponse du circuit testé tel qu'un bloc de compression de résultat de test **21**,
- des moyens de contrôle du test tel qu'un contrôleur de test **22**,
- une entrée **23** et une sortie **24** de test.

Comme le montre la **fig. 11** ces éléments sont en relation avec le circuit à tester **25** qui peut assurer l'ensemble ou une partie seulement des fonctionnalités du système **S**.

notamment la couverture de faute. Afin d'augmenter encore la couverture de faute le contrôleur de test sera adapté pour permettre une programmation de la configuration du contrôleur de test ainsi qu'une programmation du contrôleur de SCAN.

5            Selon encore une autre caractéristique de l'invention, il est prévu après synthèse une étape de programmation du contrôleur de test et éventuellement du contrôleur de SCAN cette programmation peut alors être effectuée à un bas niveau sur le contrôleur de test de manière à en figer les paramètres de test.

10           Bien entendu modifications peuvent être apportées à l'invention sans sortir de son cadre.

Selon l'invention le contrôleur de test sera adapté pour permettre au moins une programmation de la séquence ou des séquences d'initialisation du générateur de test afin d'augmenter la fiabilité du de l'autotest intégré et notamment la couverture de faute. Afin d'augmenter encore la couverture de  
5 faute le contrôleur de test sera adapté pour permettre une programmation de la configuration du contrôleur de test ainsi q'une programmation du contrôleur de SCAN.

Selon encore une autre caractéristique de l'invention, il est prévu après synthèse une étape de programmation du contrôleur de test et  
10 éventuellement du contrôleur de SCAN cette programmation peut alors être effectuée à un bas niveau sur le contrôleur de test de manière à en figer les paramètre de test.

Bien entendu des modifications peuvent être apportées à l'invention sans sortir de son cadre.

## REVENDEICATIONS

1 - Procédé d'analyse d'un ensemble de fichiers originaux de description d'un système électronique digital intégré dans un langage de description au niveau transfert de registres, dit langage HDL, en vue d'insérer de manière  
5 automatique dans les fichiers de description des instructions en langage HDL pour obtenir un nouvel ensemble de fichiers de description en langage HDL du système électronique digital intégré incorporant des fonctionnalités de test de sorte que lors de la synthèse automatique du système électronique digital intégré à partir du nouvel ensemble de fichiers le système  
10 électronique digital intégré obtenu incorpore une partie au moins les circuits électroniques logiques nécessaires au test du fonctionnement du circuit global,

procédé caractérisé en ce qu'il comprend les étapes suivantes :

- localisation automatique, dans les fichiers de description HDL originaux  
15 des séquences d'instructions HDL qui, lors de la synthèse du système, seront à l'origine d'éléments mémoires,
- insertion, dans une partie au moins des fichiers de description HDL, de manière séquentielle automatique et sans analyse relationnelle ou fonctionnelle des éléments mémoire identifiés, d'instructions HDL dites  
20 de SCAN assurant l'obtention, lors de la synthèse du système, d'au moins une chaîne, dite de « SCAN », reliant les éléments mémoires.

2 - Procédé d'analyse et d'insertion selon la revendication 1 caractérisé en ce qu'il comprend une étape d'enregistrement du nouvel ensemble de fichiers de description HDL obtenus.

25 3 - Procédé d'analyse et d'insertion selon la revendication 1 ou 2 caractérisé en ce que l'étape de localisation des instructions HDL à l'origine des éléments mémoire comprend :

- une étape de recherche de processus synchronisés afin de détecter les objets affectés à l'intérieur de ces processus,
- 30 ▪ et une mise en œuvre des règles suivantes pour l'identification des instructions à l'origine des éléments mémoires :

## REVENDEICATIONS

1 - Procédé d'analyse d'un ensemble de fichiers originaux de description d'un système électronique digital intégré (5) dans un langage de description au niveau transfert de registres, dit langage HDL, en vue d'insérer de manière automatique dans les fichiers de description des instructions en langage HDL pour obtenir un nouvel ensemble de fichiers de description en langage HDL du système électronique digital intégré incorporant des fonctionnalités de test de sorte que lors de la synthèse automatique du système électronique digital intégré à partir du nouvel ensemble de fichiers le système électronique digital intégré obtenu incorpore une partie au moins des circuits électroniques logiques (22, 23, 24) nécessaires au test du système électronique digital intégré (5),

procédé caractérisé en ce qu'il comprend les étapes suivantes :

- localisation automatique (1), dans les fichiers de description HDL originaux des séquences d'instructions HDL qui, lors de la synthèse du système (3), seront à l'origine d'éléments mémoires,
- insertion, dans une partie au moins des fichiers de description HDL, de manière séquentielle automatique et sans analyse relationnelle ou fonctionnelle des éléments mémoire identifiés, d'instructions HDL dites de SCAN assurant l'obtention, lors de la synthèse du système (3), d'au moins une chaîne (11), dite de « SCAN », reliant les éléments mémoires.

2 - Procédé d'analyse et d'insertion selon la revendication 1, caractérisé en ce qu'il comprend une étape d'enregistrement du nouvel ensemble de fichiers de description HDL obtenus.

3 - Procédé d'analyse et d'insertion selon la revendication 1 ou 2, caractérisé en ce que l'étape de localisation (1) des instructions HDL à l'origine des éléments mémoire comprend :

- une étape de recherche de processus synchronisés afin de détecter les objets affectés à l'intérieur de ces processus,



- tout objet affecté à l'intérieur d'un processus et qui est lu dans un autre processus ou dans la partie concurrente du code HDL sera considéré comme un élément mémoire,
- 5      • dans un processus synchronisé, tout objet affecté dans une branche d'une structure de contrôle « if » sans qu'il soit affecté dans toutes autres branches de cette même structure est considéré comme un élément mémoire,
- dans un processus synchronisé, tout objet qui est lu avant d'être écrit est considéré comme un élément mémoire.

10      **4 -** Procédé d'analyse et d'insertion selon l'une des revendications 1 à 3 caractérisé en ce qu'il comprend une étape d'identification des éventuels différents domaines d'horloge existants et en ce que l'étape d'insertion d'instructions HDL de chaînage d'éléments mémoire est réalisée de manière à créer au moins une chaîne de SCAN distincte pour chaque domaine  
15 d'horloge.

**5 -** Procédé d'analyse et d'insertion automatique selon l'une des revendications 1 à 4, caractérisé :

- en ce qu'il comprend une étape d'analyse ou d'indexation de l'ensemble de fichiers originaux de description HDL et de création  
20 d'au moins un fichier d'indexation comprenant, pour chaque objet et processus HDL, la liste des unités de conception si elles existent (entité, librairie, paquetage), pour chaque unité de conception l'ensemble des déclarations, chaque déclaration comprenant le numéro de ligne, le nom de l'objet, son type, sa taille ainsi que le type de construction de contrôle associée,  
25
- et en ce que l'étape de localisation des instructions HDL qui lors de la synthèse du circuit seront à l'origine d'éléments mémoires, comprend une phase de création d'un fichier de localisation des mémoires comprenant, pour chaque élément mémoire : le nom de  
30 l'objet, le fichier de référence, le type, la taille de l'objet ainsi que le nom de l'architecture.

- et une mise en œuvre des règles suivantes pour l'identification des instructions à l'origine des éléments mémoires :

- tout objet affecté à l'intérieur d'un processus et qui est lu dans un autre processus ou dans la partie concurrente du code HDL sera considéré comme un élément mémoire,
- dans un processus synchronisé, tout objet affecté dans une branche d'une structure de contrôle « if » sans qu'il soit affecté dans toutes autres branches de cette même structure est considéré comme un élément mémoire,
- dans un processus synchronisé, tout objet qui est lu avant d'être écrit est considéré comme un élément mémoire.

4 - Procédé d'analyse et d'insertion selon l'une des revendications 1 à 3, caractérisé en ce qu'il comprend une étape d'identification des éventuels différents domaines d'horloge existants et en ce que l'étape d'insertion d'instructions HDL de chaînage d'éléments mémoire est réalisée de manière à créer au moins une chaîne de SCAN distincte pour chaque domaine d'horloge.

5 - Procédé d'analyse et d'insertion automatique selon l'une des revendications 1 à 4, caractérisé :

- en ce qu'il comprend une étape d'analyse ou d'indexation (**1a**) de l'ensemble de fichiers originaux de description HDL et de création d'au moins un fichier d'indexation comprenant, pour chaque objet et processus HDL, la liste des unités de conception si elles existent (entité, librairie, paquetage), pour chaque unité de conception l'ensemble des déclarations, chaque déclaration comprenant le numéro de ligne, le nom de l'objet, son type, sa taille ainsi que le type de construction de contrôle associée,
- et en ce que l'étape de localisation des instructions HDL (**1b**) qui lors de la synthèse du circuit seront à l'origine d'éléments mémoires, comprend une phase de création d'un fichier de localisation des mémoires comprenant, pour chaque élément

6 - Procédé d'analyse et d'insertion automatique selon la revendication 5 caractérisé en ce que l'étape d'analyse ou d'indexation comprend une étape d'indexation des instances identiques du système et en ce que l'étape d'insertion automatique des instructions de SCAN est réalisée pour chaque instance lorsqu'elle apparaît la première fois au fils de l'insertion automatique des instructions HDL de SCAN pour l'ensemble des fichiers de description du système puis à chaque fois que ladite instance est rencontrée à nouveau il est vérifié que les instructions HDL de SCAN permettent de répondre aux impératifs locaux de SCAN si cela est le cas aucune modification n'est apportée aux fichiers de description de l'instance en revanche si cela n'est pas le cas le ou les fichiers de description de l'instance sont modifiés et il est revenu sur tous les lieux antérieurs d'occurrence de ladite instance et il est procédé à une modification de son environnement de manière à répondre aux impératifs locaux de SCAN avec la nouvelle forme de l'instance.

7 - Procédé d'analyse et d'insertion automatique selon l'une des revendications 1 à 5 caractérisé en ce qu'il comprend, en cas d'absence dans les fichiers de description HDL originaux d'information sur la dimension d'une variable à l'origine d'un élément mémoire, soit une étape de définition automatique de cette dimension sur la base d'une valeur par défaut prédéterminée, soit une étape de définition de cette dimension en interaction avec un utilisateur du procédé.

8 - Procédé d'analyse et d'insertion automatique selon l'une des revendications 1 à 7 caractérisé en ce qu'il comprend :

- une étape de vérification, lors de l'insertion des instructions HDL de chaînage, de la compatibilité des éléments mémoires entre eux.
- et, en cas d'incompatibilité :
  - soit une phase de transformation automatique du type et/ou de la dimension d'un ou des deux objets à l'origine du conflit,
  - soit une phase de modification du type et/ou de la dimension d'un ou des deux objets à l'origine du conflit en interaction avec un utilisateur.

mémoire : le nom de l'objet HDL correspondant, son type, sa dimension et ses coordonnées dans les fichiers de description HDL originaux.

5       **6 -** Procédé d'analyse et d'insertion automatique selon la revendication 5, caractérisé en ce que l'étape d'analyse ou d'indexation comprend une étape d'indexation des instances identiques du système et en ce que l'étape d'insertion automatique des instructions de SCAN est réalisée pour chaque instance lorsqu'elle apparaît la première fois au fil de l'insertion automatique des instructions HDL de SCAN pour l'ensemble des fichiers de description du système puis à chaque fois que ladite instance est rencontrée à nouveau il est vérifié que les instructions HDL de SCAN permettent de répondre aux impératifs locaux de SCAN si cela est le cas aucune modification n'est apportée aux fichiers de description de l'instance en revanche si cela n'est pas le cas le ou les fichiers de description de l'instance sont modifiés et il est  
10       revenu sur tous les lieux antérieurs d'occurrence de ladite instance et il est procédé à une modification de son environnement de manière à répondre aux impératifs locaux de SCAN avec la nouvelle forme de l'instance.

**7 -** Procédé d'analyse et d'insertion automatique selon l'une des revendications 1 à 5, caractérisé en ce qu'il comprend, en cas d'absence,  
20       dans les fichiers de description HDL originaux d'information sur la dimension d'une variable à l'origine d'un élément mémoire, soit une étape de définition automatique de cette dimension sur la base d'une valeur par défaut prédéterminée, soit une étape de définition de cette dimension en interaction avec un utilisateur du procédé.

25       **8 -** Procédé d'analyse et d'insertion automatique selon l'une des revendications 1 à 7, caractérisé en ce qu'il comprend :

- une étape de vérification, lors de l'insertion des instructions HDL de chaînage, de la compatibilité des éléments mémoires entre eux.
- et, en cas d'incompatibilité :  
30       ▪ soit une phase de transformation automatique du type et/ou de la dimension d'un ou des deux objets à l'origine du conflit,

**9 -** Procédé d'analyse et d'insertion automatique selon l'une des revendications 1 à 8, caractérisé en ce que l'étape d'insertion d'instruction HDL de chaînage d'éléments mémoires comprend :

- 5       ▪ une phase d'insertion d'instructions HDL de chaînage dit local d'éléments mémoires au niveau d'ensemble d'instructions HDL correspondant à un objet HDL de manière à obtenir lors de la synthèse au moins une chaîne distincte d'éléments mémoires pour chaque objet HDL,
- 10       ▪ une phase d'insertion d'instruction HDL de chaînage, dit global, au niveau des fichiers de description HDL, de manière à obtenir, lors de la synthèse, au moins une chaîne d'éléments mémoire comprenant les chaînes d'éléments mémoire créées lors de la phase de chaînage local.

**10 -** Procédé d'analyse et d'insertion automatique selon la revendication 15 9, caractérisé en ce que l'étape d'insertion automatique des instructions HDL pour le chaînage local comprend les phases suivantes :

- 20       ▪ insertion d'instructions HDL correspondant à des signaux de test utilisés comme port d'entrée-sortie,
- insertion d'instructions HDL correspondant à des signaux intermédiaires de travail dans le cas d'éléments de mémoire entre plusieurs processus impliquant des ports primaires d'entrée/sortie,
- 25       ▪ insertion, au niveau de chaque processus, d'instructions HDL assurant l'obtention, lors de la synthèse du circuit, d'au moins une chaîne, dite de «SCAN», reliant les éléments mémoires propres au processus,
- insertion d'instructions HDL assurant une affectation concurrente pour le chaînage global des éléments mémoires en dehors des processus.

**11 -** Procédé d'analyse et d'insertion automatique selon l'une des 30 revendications 1 à 10, caractérisé en qu'afin de permettre une

- soit une phase de modification du type et/ou de la dimension d'un ou des deux objets à l'origine du conflit en interaction avec un utilisateur.

5       **9 -** Procédé d'analyse et d'insertion automatique selon l'une des revendications 1 à 8, caractérisé en ce que l'étape d'insertion d'instruction HDL de chaînage d'éléments mémoires comprend :

- 10       ▪ une phase d'insertion d'instructions HDL de chaînage dit local d'éléments mémoires au niveau d'ensemble d'instructions HDL correspondant à un objet HDL de manière à obtenir lors de la synthèse au moins une chaîne distincte d'éléments mémoires pour chaque objet HDL,
- 15       ▪ une phase d'insertion d'instruction HDL de chaînage, dit global, au niveau des fichiers de description HDL, de manière à obtenir, lors de la synthèse, au moins une chaîne d'éléments mémoire comprenant les chaînes d'éléments mémoire créées lors de la phase de chaînage local.

**10 -** Procédé d'analyse et d'insertion automatique selon la revendication 9, caractérisé en ce que l'étape d'insertion automatique des instructions HDL pour le chaînage local comprend les phases suivantes :

- 20       ▪ insertion d'instructions HDL correspondant à des signaux de test utilisés comme port d'entrée-sortie,
- insertion d'instructions HDL correspondant à des signaux intermédiaires de travail dans le cas d'éléments de mémoire entre plusieurs processus impliquant des ports primaires d'entrée/sortie,
- 25       ▪ insertion, au niveau de chaque processus, d'instructions HDL assurant l'obtention, lors de la synthèse du circuit, d'au moins une chaîne, dite de «SCAN», reliant les éléments mémoires propres au processus,
- 30       ▪ insertion d'instructions HDL assurant une affectation concurrente des chaînes des entrées et sorties des chaînes de SCAN en dehors des processus.

reconfiguration des chaînes de SCAN après synthèse l'étape d'insertion des instructions HDL de SCAN comprend :

- une phase d'insertion d'instructions HDL qui lors de la synthèse généreront des commutateurs intercalaires entre certains au moins des éléments mémoire d'une chaîne de SCAN,
- une phase d'insertions d'instructions HDL qui lors de la synthèse généreront un contrôleur des commutateurs intercalaires.

**12** - Procédé d'analyse et d'insertion automatique selon l'une des revendications 1 à 11 caractérisé en ce que l'étape d'insertion automatique des instructions HDL comprend une étape d'insertion d'instructions HDL d'auto test intégré qui lors de la synthèse seront à l'origine d'au moins :

- des moyens de génération de vecteurs de test tel qu'un générateur de vecteur de test **20**,
- des moyens d'analyse de la réponse du circuit testé tel qu'un bloc de compression de résultat de test **21**,
- des moyens de contrôle du test tel qu'un contrôleur de test **22**,
- une entrée **23** et une sortie **24** de test.

**13** - Procédé d'analyse et d'insertion automatique selon la revendication 12 caractérisé en ce que les moyens de génération de vecteur de test comprennent un registre à décalage à contre réaction linéaire dont la séquence d'initialisation est programmable.

**14** - Procédé d'analyse et d'insertion automatique selon les revendications 11 et 12 ou 13 caractérisé les moyens de génération de vecteurs de test et d'analyse des réponses se basent sur la structure de SCAN reconfigurable.

**15** - Dispositif de conception automatisée en langage de description au niveau transfert de registres, dit langage HDL d'un système complet ou d'une partie de système électronique digital intégré, dispositif comprenant au moins une unité de calcul, une unité de mémoire et une unité de stockage de fichiers, caractérisé en ce que l'unité de stockage comprend des fichiers de description en langage HDL du système ou de la partie de système

**11** - Procédé d'analyse et d'insertion automatique selon l'une des revendications 1 à 10, caractérisé en qu'afin de permettre une reconfiguration des chaînes de SCAN après synthèse l'étape d'insertion des instructions HDL de SCAN comprend :

- 5       ▪ une phase d'insertion d'instructions HDL qui lors de la synthèse généreront des commutateurs intercalaires entre certains au moins des éléments mémoire d'une chaîne de SCAN,
- une phase d'insertions d'instructions HDL qui lors de la synthèse généreront un contrôleur des commutateurs intercalaires.

10       **12** - Procédé d'analyse et d'insertion automatique selon l'une des revendications 1 à 11, caractérisé en ce que l'étape d'insertion automatique des instructions HDL comprend une étape d'insertion d'instructions HDL d'auto test intégré qui lors de la synthèse seront à l'origine d'au moins :

- 15       - des moyens de génération de vecteurs de test tel qu'un générateur de vecteur de test (20),
- des moyens d'analyse de la réponse du circuit testé tel qu'un bloc de compression de résultat de test (21),
- des moyens de contrôle du test tel qu'un contrôleur de test (22),
- une entrée (23) et une sortie (24) de test.

20       **13** - Procédé d'analyse et d'insertion automatique selon la revendication 12, caractérisé en ce que les moyens de génération de vecteur de test comprennent un registre à décalage à contre réaction linéaire dont la séquence d'initialisation est programmable.

25       **14** - Procédé d'analyse et d'insertion automatique selon les revendications 11 et 12 ou 13, caractérisé les moyens de génération de vecteurs de test et d'analyse des réponses se basent sur la structure de SCAN reconfigurable.

30       **15** - Dispositif de conception automatisée en langage de description au niveau transfert de registres, dit langage HDL d'un système complet ou d'une partie de système électronique digital intégré (5), dispositif comprenant au moins une unité de calcul, une unité de mémoire et une unité de stockage de



électronique intégré et en ce que les unités de calcul et de mémoire sont adaptées pour générer, en mettant en œuvre le procédé selon l'une des revendications à 1 à 12 et à partir des fichiers de description HDL, de nouveaux fichiers de description HDL du système ou de la partie de système  
5 qui incorporent des instructions HDL, de manière que le système ou la partie de système électronique digital intégré obtenu à partir des nouveaux fichiers incorpore une partie au moins des circuits électroniques logiques nécessaires au test du fonctionnement des éléments mémoire au moins.

**16 -** Système électronique digital intégré caractérisé en ce qu'il résulte  
10 de la synthèse d'un ensemble de fichier de description en langage HDL obtenu par la mise en œuvre du procédé selon l'une des revendications 1 à 12 et en ce qu'il comprend une partie au moins des circuits électroniques logiques nécessaires au test du fonctionnement des éléments mémoire au moins, tels qu'une ou plusieurs chaînes de SCAN.

**17 -** Système électronique digital intégré selon la revendication 14  
15 caractérisé en ce qu'il est adapté pour permettre une reconfiguration des chaînes de SCAN et en ce qu'il comprend au moins :

- des commutateurs intercalaires placés entre certains au moins des éléments mémoire d'une chaîne de SCAN,
- 20 ▪ et un contrôleur des commutateurs intercalaires.

**18 -** Système électronique digital intégré selon la revendication 16 ou  
17 caractérisé en ce qu'il comprend :

- des moyens de génération de vecteurs de test tel qu'un générateur de vecteur de test **20**,
- 25 - des moyens d'analyse de la réponse du circuit testé tel qu'un bloc de compression de résultat de test **21**,
- des moyens de contrôle du test tel qu'un contrôleur de test **22**,
- une entrée **23** et une sortie **24** de test.

**19 -** Système électronique digital intégré selon la revendication 19  
30 caractérisé en ce que les moyens de génération de vecteur de test

fichiers, caractérisé en ce que l'unité de stockage comprend des fichiers de description en langage HDL du système ou de la partie de système électronique intégré et en ce que les unités de calcul et de mémoire sont adaptées pour générer, en mettant en œuvre le procédé selon l'une des revendications à 1 à 12 et à partir des fichiers de description HDL, de nouveaux fichiers de description HDL du système ou de la partie de système qui incorporent des instructions HDL, de manière que le système ou la partie de système électronique digital intégré obtenu à partir des nouveaux fichiers incorpore une partie au moins des circuits électroniques logiques nécessaires au test du fonctionnement des éléments mémoire.

**16 -** Système électronique digital intégré, caractérisé en ce qu'il résulte de la synthèse d'un ensemble de fichier de description en langage HDL obtenu par la mise en œuvre du procédé selon l'une des revendications 1 à 12 et en ce qu'il comprend une partie au moins des circuits électroniques logiques nécessaires au test du fonctionnement des éléments mémoire, tels qu'une ou plusieurs chaînes de SCAN.

**17 -** Système électronique digital intégré selon la revendication 16, caractérisé en ce qu'il est adapté pour permettre une reconfiguration des chaînes de SCAN et en ce qu'il comprend au moins :

- des commutateurs intercalaires (**15, 16**) placés entre certains au moins des éléments mémoire (**11, 12**) d'une chaîne de SCAN,
- et un contrôleur des commutateurs intercalaires.

**18 -** Système électronique digital intégré selon la revendication 16 ou 17, caractérisé en ce qu'il comprend :

- des moyens de génération de vecteurs de test tel qu'un générateur de vecteur de test (**20**),
- des moyens d'analyse de la réponse du circuit testé tel qu'un bloc de compression de résultat de test (**21**),
- des moyens de contrôle du test tel qu'un contrôleur de test (**22**),
- une entrée (**23**) et une sortie (**24**) de test.

comprennent un registre à décalage à contre réaction linéaire dont la séquence d'initialisation est programmable.

- 20** - Système électronique digital intégré selon les revendications 17 et 18 ou 19 caractérisé en ce que les moyens de génération de vecteurs de test et d'analyse des réponses se basent sur la structure de SCAN reconfigurable.
- 5

**19** - Système électronique digital intégré selon la revendication 18, caractérisé en ce que les moyens de génération de vecteur de test comprennent un registre à décalage à contre réaction linéaire dont la séquence d'initialisation est programmable.

- 5      **20** - Système électronique digital intégré selon les revendications 17 et 18 ou 19, caractérisé en ce que les moyens de génération de vecteurs de test et d'analyse des réponses se basent sur la structure de SCAN reconfigurable.




Fig 1

MEM File {

```

S_O grant_o CLOCK 35 std_logic_vector (3:0) b03 BEHAV /signal-variable nom
horloge-synchronisation type taille nom-entité nom-architecture /
VAR coda0 CLOCK 35 std_logic_vector (2:0) b03 BEHAV
VAR coda1 CLOCK 35 std_logic_vector (2:0) b03 BEHAV
VAR coda2 CLOCK 35 std_logic_vector (2:0) b03 BEHAV
VAR coda3 CLOCK 35 std_logic_vector (2:0) b03 BEHAV
VAR fu1 CLOCK 35 std_logic (0:0) b03 BEHAV
VAR fu2 CLOCK 35 std_logic (0:0) b03 BEHAV
VAR fu3 CLOCK 35 std_logic (0:0) b03 BEHAV
VAR fu4 CLOCK 35 std_logic (0:0) b03 BEHAV
VAR grant CLOCK 35 std_logic_vector (3:0) b03 BEHAV
VAR ru1 CLOCK 35 std_logic (0:0) b03 BEHAV
VAR ru2 CLOCK 35 std_logic (0:0) b03 BEHAV
VAR ru3 CLOCK 35 std_logic (0:0) b03 BEHAV
VAR ru4 CLOCK 35 std_logic (0:0) b03 BEHAV
VAR stato CLOCK 35 std_logic_vector (1:0) b03 BEHAV
PROCESS 1
  
```

Fig 6

MEM File {

```

S_O A_Q_OUT CLOCK 20 REG (7:0) example_4_processes
S_O B_Q_OUT CLOCK 26 REG (7:0) example_4_processes
S_O C_Q_OUT CLOCK 35 REG (7:0) example_4_processes
S_O D_Q_OUT CLOCK 44 REG (7:0) example_4_processes
PROCESS 4
  EOF
  
```

Fig 7

1/8




FIG.1

MEM File {

```

S_O grant_o CLOCK 35 std_logic_vector (3:0) b03 BEHAV /signal-variable nom
horloge-synchronisation type taille nom-entité nom-architecture /
VAR coda0 CLOCK 35 std_logic_vector (2:0) b03 BEHAV
VAR coda1 CLOCK 35 std_logic_vector (2:0) b03 BEHAV
VAR coda2 CLOCK 35 std_logic_vector (2:0) b03 BEHAV
VAR coda3 CLOCK 35 std_logic_vector (2:0) b03 BEHAV
VAR fu1 CLOCK 35 std_logic (0:0) b03 BEHAV
VAR fu2 CLOCK 35 std_logic (0:0) b03 BEHAV
VAR fu3 CLOCK 35 std_logic (0:0) b03 BEHAV
VAR fu4 CLOCK 35 std_logic (0:0) b03 BEHAV
VAR grant CLOCK 35 std_logic_vector (3:0) b03 BEHAV
VAR ru1 CLOCK 35 std_logic (0:0) b03 BEHAV
VAR ru2 CLOCK 35 std_logic (0:0) b03 BEHAV
VAR ru3 CLOCK 35 std_logic (0:0) b03 BEHAV
VAR ru4 CLOCK 35 std_logic (0:0) b03 BEHAV
VAR stato CLOCK 35 std_logic_vector (1:0) b03 BEHAV
PROCESS 1
  
```

FIG.6

MEM File {

```

S_O A_Q_OUT CLOCK 20 REG (7:0) example_4_processes
S_O B_Q_OUT CLOCK 26 REG (7:0) example_4_processes
S_O C_Q_OUT CLOCK 35 REG (7:0) example_4_processes
S_O D_Q_OUT CLOCK 44 REG (7:0) example_4_processes
PROCESS 4
  EOF
  
```

FIG.7

```

--exemple VHDL sans SCAN

library ieee;
use ieee.std_logic_1164.all;

entity b03 is
  port (
    CLOCK      : in std_logic;
    RESET      : in std_logic;
    request1   : in std_logic;
    request2   : in std_logic;
    request3   : in std_logic;
    request4   : in std_logic;
    grant_o    : out std_logic_vector(3 downto 0)
  );
end b03;

architecture BEHAV of b03 is
  constant INIT      : std_logic_vector(1 downto 0) := "00";
  constant ANALISI_REQ : std_logic_vector(1 downto 0) := "01";
  constant ASSIGN_CONST : std_logic_vector(1 downto 0) := "10";
  signal c3          : std_logic_vector(2 downto 0);

  constant U1      : std_logic_vector(2 downto 0) := "100";
  constant U2      : std_logic_vector(2 downto 0) := "010";
  constant U3      : std_logic_vector(2 downto 0) := "001";
  constant U4      : std_logic_vector(2 downto 0) := "111";

begin
  process(CLOCK, RESET)

    variable coda0 : std_logic_vector(2 downto 0);
    variable coda1 : std_logic_vector(2 downto 0);
    variable coda2 : std_logic_vector(2 downto 0);
    variable coda3 : std_logic_vector(2 downto 0);
    variable stato : std_logic_vector(1 downto 0);
    variable ru1, ru2, ru3, ru4 : std_logic;
    variable fu1, fu2, fu3, fu4 : std_logic;
    variable grant : std_logic_vector(3 downto 0);

    begin
      if RESET='1' then
        stato:=INIT;
        coda0:="000";
        coda1:="000";
        coda2:="000";
        coda3:="000";
        ru1:='0';
        fu1:='0';
        ru2:='0';
        fu2:='0';
        ru3:='0';
        fu3:='0';
        ru4:='0';
        fu4:='0';
        grant:="0000";
        grant_o<="0000";
      elsif CLOCK'event and CLOCK='1' then
        case stato is
          when ANALISI_REQ =>
            c3<=coda3;
            grant_o<=grant;

            if (ru1='1') then
              if (fu1='0') then
                coda3 := coda2;
                coda2 := coda1;
                coda1 := coda0;
                coda0 := U1;
              end if;
            elsif (ru2='1') then
              if (fu2='0') then
                coda3 := coda2;
                coda2 := coda1;
                coda1 := coda0;
                coda0 := U2;
              end if;
            elsif (ru3='1') then
              if (fu3='0') then
                coda3 := coda2;
                coda2 := coda1;
                coda1 := coda0;
                coda0 := U3;
              end if;
            elsif (ru4='1') then
              if (fu4='0') then
                coda3 := coda2;
                coda2 := coda1;
                coda1 := coda0;
                coda0 := U4;
              end if;
            end if;
            fu1:=ru1;
            fu2:=ru2;
            fu3:=ru3;
            fu4:=ru4;
            stato:=ASSIGN_CONST;
          when ASSIGN_CONST =>
            if ((fu1 or fu2 or fu3 or fu4)='1') then
              case coda0 is
                when U1 =>
                  grant:="1000";
                when U2 =>
                  grant:="0100";
                when U3 =>
                  grant:="0010";
                when U4 =>
                  grant:="0001";
                when others =>
                  grant:="0000";
              end case;
              coda0:=coda1;
              coda1:=coda2;
              coda2:=coda3;
              coda3:="000";
            end if;
            ru1 := request1;
            ru2 := request2;
            ru3 := request3;
            ru4 := request4;
            stato:= ANALISI_REQ;
          when INIT =>
            ru1 := request1;
            ru2 := request2;
            ru3 := request3;
            ru4 := request4;
            stato:= ANALISI_REQ;
          when others =>
            end case;
          end if;
        end process;
      end BEHAV;
    end BEHAV;
  end BEHAV;
end BEHAV;

```

Fig 2

HDL File

2/8

```

--Example VHDL name CONV
library IEEE;
use IEEE.std_logic_1164.all;

entity h03 is
    port (
        CLOCK    : in std_logic;
        RESET    : in std_logic;
        request1  : in std_logic;
        request2  : in std_logic;
        request3  : in std_logic;
        request4  : in std_logic;
        grant_o   : out std_logic_vector(3 downto 0)
    );
end h03;

architecture BEHAV of h03 is
    constant INIT      : std_logic_vector(3 downto 0) := "0000";
    constant ANALYST_REQ : std_logic_vector(3 downto 0) := "0101";
    constant ASSIGN_CONST : std_logic_vector(3 downto 0) := "1010";
    signal u3          : std_logic_vector(3 downto 0);

    constant U1        : std_logic_vector(2 downto 0) := "100";
    constant U2        : std_logic_vector(2 downto 0) := "010";
    constant U3        : std_logic_vector(2 downto 0) := "001";
    constant U4        : std_logic_vector(2 downto 0) := "111";

begin
    process(CLOCK, RESET)
        variable code0 : std_logic_vector(2 downto 0);
        variable code1 : std_logic_vector(2 downto 0);
        variable code2 : std_logic_vector(2 downto 0);
        variable code3 : std_logic_vector(2 downto 0);
        variable state : std_logic;
        variable fuz, fuz2, fuz3, fuz4 : std_logic;
        variable grant : std_logic_vector(3 downto 0);

    begin
        if RESET='1' then
            state:=INIT;
            code0:="000";
            code1:="000";
            code2:="000";
            code3:="000";
            fuz:="0";
            fuz2:="0";
            fuz3:="0";
            fuz4:="0";
            grant:="0000";
            grant_o:="0000";
        elsif CLOCK'event and CLOCK='1' then
            case state is
                when ANALYST_REQ =>
                    fuz:=code0;
                    grant_o:=grant;
                    if (fuz="1") then
                        if (fuz="0") then
                            code0:=code2;
                            code2:=code1;
                            code1:=code0;
                            code3:="01";
                        end if;
                    elsif (fuz="1") then
                        if (fuz="0") then
                            code2:=code3;
                            code3:=code2;
                            code1:=code0;
                            code0:="01";
                        end if;
                    elsif (fuz="1") then
                        if (fuz="0") then
                            code2:=code2;
                            code2:=code1;
                            code1:=code0;
                            code0:="01";
                        end if;
                    elsif (fuz="1") then
                        if (fuz="0") then
                            code3:=code2;
                            code2:=code1;
                            code1:=code0;
                            code0:="01";
                        end if;
                    end if;
                    fuz:=fuz;
                    fuz2:=fuz;
                    fuz3:=fuz;
                    fuz4:=fuz;
                    state:=ASSIGN_CONST;
                when ASSIGN_CONST =>
                    if (fuz or fuz2 or fuz3 or fuz4)='1' then
                        case code0 is
                            when U1 =>
                                grant:="1000";
                            when U2 =>
                                grant:="0100";
                            when U3 =>
                                grant:="0010";
                            when U4 =>
                                grant:="0001";
                            when others =>
                                grant:="0000";
                        end case;
                        code0:=code1;
                        code1:=code2;
                        code2:=code3;
                        code3:="000";
                    end if;
                    fuz:=request1;
                    fuz2:=request2;
                    fuz3:=request3;
                    fuz4:=request4;
                    state:=ANALYST_REQ;
                when INIT =>
                    fuz:=request1;
                    fuz2:=request2;
                    fuz3:=request3;
                    fuz4:=request4;
                    state:=ANALYST_REQ;
                when others =>
                    --
            end case;
        end if;
    end process;
end BEHAV;

```

FIG.2

HDL File



3/8

```

LIBRARY 1 ( ieee ) /type d'entree numero-de-ligne non-obj-entree /
USE 2 ( ieee std_logic_1164 )
ENTITY 4 b01
  DECLARATION 7 ( CLOCK ) INPUT std_logic (0:0) AFFECTED_BY ( ) /type-declaration numero-ligne non-obj-entree-
  sortie type taille requise /
  DECLARATION 8 ( RESET ) INPUT std_logic (0:0) AFFECTED_BY ( )
  DECLARATION 9 ( request1 ) INPUT std_logic (0:0) AFFECTED_BY ( )
  DECLARATION 10 ( request2 ) INPUT std_logic (0:0) AFFECTED_BY ( )
  DECLARATION 11 ( request3 ) INPUT std_logic (0:0) AFFECTED_BY ( )
  DECLARATION 12 ( request4 ) INPUT std_logic (0:0) AFFECTED_BY ( )
  DECLARATION 13 ( grant_o ) OUTPUT std_logic_vector (3:0) AFFECTED_BY ( )
END ENTITY 16
ARCHITECTURE 18 BEHAV OF b01
  DECLARATION 20 ( INIT ) CON std_logic_vector (1:0) AFFECTED_BY ( )
  DECLARATION 21 ( ANALISI_REQ ) CON std_logic_vector (1:0) AFFECTED_BY ( )
  DECLARATION 22 ( ASSIGN_CONST ) CON std_logic_vector (1:0) AFFECTED_BY ( )
  DECLARATION 23 ( c3 ) STG std_logic_vector (2:0) AFFECTED_BY ( )
  DECLARATION 25 ( u1 ) CON std_logic_vector (2:0) AFFECTED_BY ( )
  DECLARATION 26 ( u2 ) CON std_logic_vector (2:0) AFFECTED_BY ( )
  DECLARATION 27 ( u3 ) CON std_logic_vector (2:0) AFFECTED_BY ( )
  DECLARATION 28 ( u4 ) CON std_logic_vector (2:0) AFFECTED_BY ( )
  PROCESS 35 ( CLOCK RESET )
    DECLARATION 35 ( coda0 ) VAR std_logic_vector (2:0) AFFECTED_BY ( )
    DECLARATION 36 ( coda1 ) VAR std_logic_vector (2:0) AFFECTED_BY ( )
    DECLARATION 37 ( coda2 ) VAR std_logic_vector (2:0) AFFECTED_BY ( )
    DECLARATION 38 ( coda3 ) VAR std_logic_vector (2:0) AFFECTED_BY ( )
    DECLARATION 39 ( stato ) VAR std_logic_vector (1:0) AFFECTED_BY ( )
    DECLARATION 40 ( ru1 ru2 ru3 ru4 ) VAR std_logic (0:0) AFFECTED_BY ( )
    DECLARATION 41 ( fu1 fu2 fu3 fu4 ) VAR std_logic (0:0) AFFECTED_BY ( )
    DECLARATION 42 ( grant ) VAR std_logic_vector (3:0) AFFECTED_BY ( )
  INSTRUCTION 45 IF ( RESET )
    INSTRUCTION 46 AFFECT ( stato ) AFFECTED_BY ( INIT )
    INSTRUCTION 47 AFFECT ( coda0 ) AFFECTED_BY ( )
    INSTRUCTION 48 AFFECT ( coda1 ) AFFECTED_BY ( )
    INSTRUCTION 49 AFFECT ( coda2 ) AFFECTED_BY ( )
    INSTRUCTION 50 AFFECT ( coda3 ) AFFECTED_BY ( )
    INSTRUCTION 51 AFFECT ( ru1 ) AFFECTED_BY ( )
    INSTRUCTION 52 AFFECT ( fu1 ) AFFECTED_BY ( )
    INSTRUCTION 53 AFFECT ( ru2 ) AFFECTED_BY ( )
    INSTRUCTION 54 AFFECT ( fu2 ) AFFECTED_BY ( )
    INSTRUCTION 55 AFFECT ( ru3 ) AFFECTED_BY ( )
    INSTRUCTION 56 AFFECT ( fu3 ) AFFECTED_BY ( )
    INSTRUCTION 57 AFFECT ( ru4 ) AFFECTED_BY ( )
    INSTRUCTION 58 AFFECT ( fu4 ) AFFECTED_BY ( )
    INSTRUCTION 59 AFFECT ( grant ) AFFECTED_BY ( )
    INSTRUCTION 60 ASSIGN ( grant_o ) ASSIGNED_BY ( )
  SINCRON_CLK 61 CLOCK
  INSTRUCTION 61 ELSIF ( CLOCK )
    INSTRUCTION 62 CASE ( stato )
    INSTRUCTION 63 WHEN ( ANALISI_REQ )
    INSTRUCTION 64 ASSIGN ( c3 ) ASSIGNED_BY ( coda3 )
    INSTRUCTION 65 ASSIGN ( grant_o ) ASSIGNED_BY ( grant )
    INSTRUCTION 67 IF ( ru1 )
    INSTRUCTION 68 IF ( fu1 )
    INSTRUCTION 69 AFFECT ( coda3 ) AFFECTED_BY ( coda2 )
    INSTRUCTION 70 AFFECT ( coda2 ) AFFECTED_BY ( coda1 )
    INSTRUCTION 71 AFFECT ( coda1 ) AFFECTED_BY ( coda0 )
    INSTRUCTION 72 AFFECT ( coda0 ) AFFECTED_BY ( u1 )
    INSTRUCTION 74 ELSIF ( ru2 )
    INSTRUCTION 75 IF ( fu2 )
    INSTRUCTION 76 AFFECT ( coda3 ) AFFECTED_BY ( coda2 )
    INSTRUCTION 77 AFFECT ( coda2 ) AFFECTED_BY ( coda1 )
    INSTRUCTION 78 AFFECT ( coda1 ) AFFECTED_BY ( coda0 )
    INSTRUCTION 79 AFFECT ( coda0 ) AFFECTED_BY ( u2 )
    INSTRUCTION 81 ELSIF ( ru3 )
    INSTRUCTION 82 IF ( fu3 )
    INSTRUCTION 83 AFFECT ( coda3 ) AFFECTED_BY ( coda2 )
    INSTRUCTION 84 AFFECT ( coda2 ) AFFECTED_BY ( coda1 )
    INSTRUCTION 85 AFFECT ( coda1 ) AFFECTED_BY ( coda0 )
    INSTRUCTION 86 AFFECT ( coda0 ) AFFECTED_BY ( u3 )
    INSTRUCTION 88 ELSIF ( ru4 )
    INSTRUCTION 89 IF ( fu4 )
    INSTRUCTION 90 AFFECT ( coda3 ) AFFECTED_BY ( coda2 )
    INSTRUCTION 91 AFFECT ( coda2 ) AFFECTED_BY ( coda1 )
    INSTRUCTION 92 AFFECT ( coda1 ) AFFECTED_BY ( coda0 )
    INSTRUCTION 93 AFFECT ( coda0 ) AFFECTED_BY ( u4 )
    INSTRUCTION 97 AFFECT ( fu1 ) AFFECTED_BY ( ru1 )
    INSTRUCTION 98 AFFECT ( fu2 ) AFFECTED_BY ( ru2 )
    INSTRUCTION 99 AFFECT ( fu3 ) AFFECTED_BY ( ru3 )
    INSTRUCTION 100 AFFECT ( fu4 ) AFFECTED_BY ( ru4 )
    INSTRUCTION 102 AFFECT ( stato ) AFFECTED_BY ( ASSIGN_CONST )
    INSTRUCTION 104 WHEN ( ASSIGN_CONST )
    INSTRUCTION 105 IF ( fu1 fu2 fu3 fu4 )
    INSTRUCTION 106 CASE ( coda0 )
    INSTRUCTION 107 WHEN ( u1 )
    INSTRUCTION 108 AFFECT ( grant ) AFFECTED_BY ( )
    INSTRUCTION 109 WHEN ( u2 )
    INSTRUCTION 110 AFFECT ( grant ) AFFECTED_BY ( )
    INSTRUCTION 111 WHEN ( u3 )
    INSTRUCTION 112 AFFECT ( grant ) AFFECTED_BY ( )
    INSTRUCTION 113 WHEN ( u4 )
    INSTRUCTION 114 AFFECT ( grant ) AFFECTED_BY ( )
    INSTRUCTION 115 WHEN ( )
    INSTRUCTION 116 AFFECT ( grant ) AFFECTED_BY ( )
    END CASE 117
    INSTRUCTION 118 AFFECT ( coda0 ) AFFECTED_BY ( coda1 )
    INSTRUCTION 119 AFFECT ( coda1 ) AFFECTED_BY ( coda2 )
    INSTRUCTION 120 AFFECT ( coda2 ) AFFECTED_BY ( coda3 )
    INSTRUCTION 121 AFFECT ( coda3 ) AFFECTED_BY ( )
    INSTRUCTION 122 AFFECT ( ru1 ) AFFECTED_BY ( request1 )
    INSTRUCTION 123 AFFECT ( ru2 ) AFFECTED_BY ( request2 )
    INSTRUCTION 124 AFFECT ( ru3 ) AFFECTED_BY ( request3 )
    INSTRUCTION 125 AFFECT ( ru4 ) AFFECTED_BY ( request4 )
    INSTRUCTION 126 AFFECT ( stato ) AFFECTED_BY ( ANALISI_REQ )
    INSTRUCTION 127 AFFECT ( INIT )
    INSTRUCTION 128 WHEN ( INIT )
    INSTRUCTION 129 AFFECT ( ru1 ) AFFECTED_BY ( request1 )
    INSTRUCTION 130 AFFECT ( ru2 ) AFFECTED_BY ( request2 )
    INSTRUCTION 131 AFFECT ( ru3 ) AFFECTED_BY ( request3 )
    INSTRUCTION 132 AFFECT ( ru4 ) AFFECTED_BY ( request4 )
    INSTRUCTION 133 AFFECT ( stato ) AFFECTED_BY ( ANALISI_REQ )
    INSTRUCTION 134 WHEN ( )
    END CASE 136
  END PROCESS 138
END ARCHITECTURE 140

```

VIF File

Fig 3

3/8

```

LIBRARY 1 { ieee } /type-d'entité numérique-de-ligne-à-ligne /
USE 2 { ieee std_logic_1164 }
ENTITY 4 b03
DECLARATION 7 { CLOCK } INPUT std_logic (0:0) AFFECTED_BY { } /type-declaration numéro-ligne nom-objet ent
style (type tail: a report - /
DECLARATION 8 { RESET } INPUT std_logic (0:0) AFFECTED_BY { }
DECLARATION 9 { request1 } INPUT std_logic (0:0) AFFECTED_BY { }
DECLARATION 10 { request2 } INPUT std_logic (0:0) AFFECTED_BY { }
DECLARATION 11 { request3 } INPUT std_logic (0:0) AFFECTED_BY { }
DECLARATION 12 { request4 } INPUT std_logic (0:0) AFFECTED_BY { }
DECLARATION 13 { grant } OUTPUT std_logic_vector (3:0) AFFECTED_BY { }
END ENTITY 16
ARCHITECTURE 18 BEHAV OF b03
DECLARATION 20 { INIT } CON std_logic_vector (1:0) AFFECTED_BY { }
DECLARATION 21 { ANALYST_REQ } CON std_logic_vector (1:0) AFFECTED_BY { }
DECLARATION 22 { ASSIGN_CONST } CON std_logic_vector (1:0) AFFECTED_BY { }
DECLARATION 23 { c3 } SIG std_logic_vector (2:0) AFFECTED_BY { }
DECLARATION 25 { u1 } CON std_logic_vector (2:0) AFFECTED_BY { }
DECLARATION 26 { u2 } CON std_logic_vector (2:0) AFFECTED_BY { }
DECLARATION 27 { u3 } CON std_logic_vector (2:0) AFFECTED_BY { }
DECLARATION 28 { u4 } CON std_logic_vector (2:0) AFFECTED_BY { }
PROCESS 35 { CLOCK RESET }
DECLARATION 35 { code0 } VAR std_logic_vector (2:0) AFFECTED_BY { }
DECLARATION 36 { code1 } VAR std_logic_vector (2:0) AFFECTED_BY { }
DECLARATION 37 { code2 } VAR std_logic_vector (2:0) AFFECTED_BY { }
DECLARATION 38 { code3 } VAR std_logic_vector (2:0) AFFECTED_BY { }
DECLARATION 39 { stato } VAR std_logic_vector (1:0) AFFECTED_BY { }
DECLARATION 40 { xul xuz xul xul } VAR std_logic (0:0) AFFECTED_BY { }
DECLARATION 41 { f01 f02 f03 f04 } VAR std_logic (0:0) AFFECTED_BY { }
DECLARATION 42 { grant } VAR std_logic_vector (3:0) AFFECTED_BY { }
INSTRUCTION 45 IF { RESET }
INSTRUCTION 46 AFFECT { stato } AFFECTED_BY { INIT }
INSTRUCTION 47 AFFECT { code0 } AFFECTED_BY { }
INSTRUCTION 48 AFFECT { code1 } AFFECTED_BY { }
INSTRUCTION 49 AFFECT { code2 } AFFECTED_BY { }
INSTRUCTION 50 AFFECT { code3 } AFFECTED_BY { }
INSTRUCTION 51 AFFECT { xul } AFFECTED_BY { }
INSTRUCTION 52 AFFECT { f01 } AFFECTED_BY { }
INSTRUCTION 53 AFFECT { xuz } AFFECTED_BY { }
INSTRUCTION 54 AFFECT { f02 } AFFECTED_BY { }
INSTRUCTION 55 AFFECT { f03 } AFFECTED_BY { }
INSTRUCTION 56 AFFECT { f04 } AFFECTED_BY { }
INSTRUCTION 57 AFFECT { grant } AFFECTED_BY { }
INSTRUCTION 58 AFFECT { grant_o } AFFECTED_BY { }
INSTRUCTION 60 ASSIGN { grant_o } ASSIGNED_BY { grant }
INSTRUCO CLK 61 CLOCK
INSTRUCTION 62 ELSEIF { CLOCK }
INSTRUCTION 63 CASE { stato }
INSTRUCTION 64 WHEN { ANALYST_REQ }
INSTRUCTION 65 ASSIGN { c3 } ASSIGNED_BY { code3 }
INSTRUCTION 66 ASSIGN { grant_o } ASSIGNED_BY { grant }
INSTRUCTION 67 IF { xul }
INSTRUCTION 68 IF { f01 }
INSTRUCTION 69 AFFECT { code3 } AFFECTED_BY { code2 }
INSTRUCTION 70 AFFECT { code2 } AFFECTED_BY { code1 }
INSTRUCTION 71 AFFECT { code1 } AFFECTED_BY { code0 }
INSTRUCTION 72 AFFECT { code0 } AFFECTED_BY { u1 }
INSTRUCTION 73 ELSEIF { xuz }
INSTRUCTION 74 IF { f02 }
INSTRUCTION 75 IF { f03 }
INSTRUCTION 76 AFFECT { code3 } AFFECTED_BY { code2 }
INSTRUCTION 77 AFFECT { code2 } AFFECTED_BY { code1 }
INSTRUCTION 78 AFFECT { code1 } AFFECTED_BY { code0 }
INSTRUCTION 79 AFFECT { code0 } AFFECTED_BY { u2 }
INSTRUCTION 81 ELSEIF { xul }
INSTRUCTION 82 IF { f01 }
INSTRUCTION 83 AFFECT { code3 } AFFECTED_BY { code2 }
INSTRUCTION 84 AFFECT { code2 } AFFECTED_BY { code1 }
INSTRUCTION 85 AFFECT { code1 } AFFECTED_BY { code0 }
INSTRUCTION 86 AFFECT { code0 } AFFECTED_BY { u3 }
INSTRUCTION 88 ELSEIF { xuz }
INSTRUCTION 89 IF { f02 }
INSTRUCTION 90 AFFECT { code3 } AFFECTED_BY { code2 }
INSTRUCTION 91 AFFECT { code2 } AFFECTED_BY { code1 }
INSTRUCTION 92 AFFECT { code1 } AFFECTED_BY { code0 }
INSTRUCTION 93 AFFECT { code0 } AFFECTED_BY { u4 }
INSTRUCTION 97 AFFECT { xul } AFFECTED_BY { xul }
INSTRUCTION 98 AFFECT { xuz } AFFECTED_BY { xuz }
INSTRUCTION 99 AFFECT { f01 } AFFECTED_BY { f01 }
INSTRUCTION 100 AFFECT { f02 } AFFECTED_BY { f02 }
INSTRUCTION 101 AFFECT { f03 } AFFECTED_BY { f03 }
INSTRUCTION 102 AFFECT { f04 } AFFECTED_BY { f04 }
INSTRUCTION 103 AFFECT { stato } AFFECTED_BY { ASSIGN_CONST }
INSTRUCTION 104 WHEN { ASSIGN_CONST }
INSTRUCTION 105 IF { f01 f02 f03 f04 }
INSTRUCTION 106 CASE { code0 }
INSTRUCTION 107 WHEN { u1 }
INSTRUCTION 108 AFFECT { grant } AFFECTED_BY { }
INSTRUCTION 109 WHEN { u2 }
INSTRUCTION 110 AFFECT { grant } AFFECTED_BY { }
INSTRUCTION 111 WHEN { u3 }
INSTRUCTION 112 AFFECT { grant } AFFECTED_BY { }
INSTRUCTION 113 WHEN { u4 }
INSTRUCTION 114 AFFECT { grant } AFFECTED_BY { }
INSTRUCTION 115 WHEN { grant } AFFECTED_BY { }
INSTRUCTION 116 AFFECT { grant } AFFECTED_BY { }
END CASE 117
INSTRUCTION 118 AFFECT { code0 } AFFECTED_BY { code1 }
INSTRUCTION 119 AFFECT { code1 } AFFECTED_BY { code2 }
INSTRUCTION 120 AFFECT { code2 } AFFECTED_BY { code3 }
INSTRUCTION 121 AFFECT { code3 } AFFECTED_BY { }
INSTRUCTION 122 AFFECT { xul } AFFECTED_BY { request1 }
INSTRUCTION 123 AFFECT { xuz } AFFECTED_BY { request2 }
INSTRUCTION 124 AFFECT { f01 } AFFECTED_BY { request3 }
INSTRUCTION 125 AFFECT { f02 } AFFECTED_BY { request4 }
INSTRUCTION 126 AFFECT { stato } AFFECTED_BY { ANALYST_REQ }
INSTRUCTION 127 AFFECT { INIT }
INSTRUCTION 128 WHEN { INIT }
INSTRUCTION 129 AFFECT { xul } AFFECTED_BY { request1 }
INSTRUCTION 130 AFFECT { xuz } AFFECTED_BY { request2 }
INSTRUCTION 131 AFFECT { f01 } AFFECTED_BY { request3 }
INSTRUCTION 132 AFFECT { f02 } AFFECTED_BY { request4 }
INSTRUCTION 133 AFFECT { stato } AFFECTED_BY { ANALYST_REQ }
INSTRUCTION 134 WHEN { }
END CASE 135
END PROCESS 136
END ARCHITECTURE 140

```

VIF File

FIG.3

4/8

```
// Example of Multiple Processes Verilog sans scan

module example_4_processes (RESET, CLOCK, ENABLE, D_IN,
    A_Q_OUT, B_Q_OUT, C_Q_OUT, D_Q_OUT);

input RESET, CLOCK, ENABLE;
input      [7:0] D_IN;
output     [7:0] A_Q_OUT;
output     [7:0] B_Q_OUT;
output     [7:0] C_Q_OUT;
output     [7:0] D_Q_OUT;

reg        [7:0] A_Q_OUT;
reg        [7:0] B_Q_OUT;
reg        [7:0] C_Q_OUT;
reg        [7:0] D_Q_OUT;

// D flip-flop
always @(posedge CLOCK)
begin
    A_Q_OUT = D_IN;
end

// Flip-flop with asynchronous reset
always @(posedge CLOCK)
begin
    if (RESET)
        B_Q_OUT = 8'b00000000;
    else
        B_Q_OUT = D_IN;
end

// Flip-flop with asynchronous set
always @(posedge CLOCK)
begin
    if (RESET)
        C_Q_OUT = 8'b11111111;
    else
        C_Q_OUT = D_IN;
end

// Flip-flop with asynchronous reset & clock enable
always @(posedge CLOCK)
begin
    if (RESET)
        D_Q_OUT = 8'b00000000;
    else if (ENABLE)
        D_Q_OUT = D_IN;
end
endmodule

EOF
```

HDL File

Fig 4

4/8

```
// Example of Multiple Processes Verilog sans scan

module example_4_processes (RESET, CLOCK, ENABLE, D_IN,
                           A_Q_OUT, B_Q_OUT, C_Q_OUT, D_Q_OUT);

input RESET, CLOCK, ENABLE;
input      [7:0] D_IN;
output     [7:0] A_Q_OUT;
output     [7:0] B_Q_OUT;
output     [7:0] C_Q_OUT;
output     [7:0] D_Q_OUT;

reg        [7:0] A_Q_OUT;
reg        [7:0] B_Q_OUT;
reg        [7:0] C_Q_OUT;
reg        [7:0] D_Q_OUT;

// D flip-flop
always @(posedge CLOCK)
begin
    A_Q_OUT = D_IN;
end

// Flip-flop with asynchronous reset
always @(posedge CLOCK)
begin
    if (RESET)
        B_Q_OUT = 8'b00000000;
    else
        B_Q_OUT = D_IN;
end

// Flip-flop with asynchronous set
always @(posedge CLOCK)
begin
    if (RESET)
        C_Q_OUT = 8'b11111111;
    else
        C_Q_OUT = D_IN;
end

//Flip-flop with asynchronous reset & clock enable
always @(posedge CLOCK)
begin
    if (RESET)
        D_Q_OUT = 8'b00000000;
    else if (ENABLE)
        D_Q_OUT = D_IN;
end

endmodule
```

HDL File

FIG.4

EOF

5/8

VIF File

```

MODULE 5 example_4_processes ( A_Q_OUT B_Q_OUT CLOCK C_Q_OUT D_IN D_Q_OUT ENABLE
RESET )
DECLARATION 7 INPUT $0:0$ { CLOCK ENABLE RESET }
DECLARATION 8 INPUT $7:0$ { D_IN }
DECLARATION 9 OUTPUT $7:0$ { A_Q_OUT }
DECLARATION 10 OUTPUT $7:0$ { B_Q_OUT }
DECLARATION 11 OUTPUT $7:0$ { C_Q_OUT }
DECLARATION 12 OUTPUT $7:0$ { D_Q_OUT }
DECLARATION 14 REG $7:0$ { A_Q_OUT }
DECLARATION 15 REG $7:0$ { B_Q_OUT }
DECLARATION 16 REG $7:0$ { C_Q_OUT }
DECLARATION 17 REG $7:0$ { D_Q_OUT }
PROCESS 20 { CLOCK }
SINCRO_CLK 20 { CLOCK }
INSTRUCTION 22 AFFECT { A_Q_OUT } AFFECTED_BY { D_IN }
END PROCESS 23
PROCESS 26 { CLOCK }
SINCRO_CLK 26 { CLOCK }
BEGIN_SECV 28 CLOCK
INSTRUCTION 28 IF { RESET }
INSTRUCTION 29 AFFECT { B_Q_OUT } AFFECTED_BY { }
INSTRUCTION 30 ELSE
INSTRUCTION 31 AFFECT { B_Q_OUT } AFFECTED_BY { D_IN }
END PROCESS 32
PROCESS 35 { CLOCK }
SINCRO_CLK 35 { CLOCK }
BEGIN_SECV 37 CLOCK
INSTRUCTION 37 IF { RESET }
INSTRUCTION 38 AFFECT { C_Q_OUT } AFFECTED_BY { }
INSTRUCTION 39 ELSE
INSTRUCTION 40 AFFECT { C_Q_OUT } AFFECTED_BY { D_IN }
END PROCESS 41
PROCESS 44 { CLOCK }
SINCRO_CLK 44 { CLOCK }
BEGIN_SECV 46 CLOCK
INSTRUCTION 46 IF { RESET }
INSTRUCTION 47 AFFECT { D_Q_OUT } AFFECTED_BY { }
INSTRUCTION 48 ELSE
INSTRUCTION 48 IF { ENABLE }
INSTRUCTION 49 AFFECT { D_Q_OUT } AFFECTED_BY { D_IN }
END PROCESS 50
ENDMODULE 52 example_4_processes

```

Fig 5

5/8

VIF File

```

MODULE $ example_4_processes ( A_Q_OUT B_Q_OUT CLOCK C_Q_OUT D_IN D_Q_OUT ENABLE
RESET )
DECLARATION 7 INPUT $0:0$ { CLOCK ENABLE RESET }
DECLARATION 8 INPUT $7:0$ { D_IN }
DECLARATION 9 OUTPUT $7:0$ { A_Q_OUT }
DECLARATION 10 OUTPUT $7:0$ { B_Q_OUT }
DECLARATION 11 OUTPUT $7:0$ { C_Q_OUT }
DECLARATION 12 OUTPUT $7:0$ { D_Q_OUT }
DECLARATION 14 REG $7:0$ { A_Q_OUT }
DECLARATION 15 REG $7:0$ { B_Q_OUT }
DECLARATION 16 REG $7:0$ { C_Q_OUT }
DECLARATION 17 REG $7:0$ { D_Q_OUT }
PROCESS 20 { CLOCK }
SINCRO_CLK 20 { CLOCK }
INSTRUCTION 22 AFFECT { A_Q_OUT } AFFECTED_BY { D_IN }
END PROCESS 23
PROCESS 26 { CLOCK }
SINCRO_CLK 26 { CLOCK }
BEGIN_SECV 28 CLOCK
INSTRUCTION 28 IF { RESET }
INSTRUCTION 29 AFFECT { B_Q_OUT } AFFECTED_BY { }
INSTRUCTION 30 ELSE
INSTRUCTION 31 AFFECT { B_Q_OUT } AFFECTED_BY { D_IN }
END PROCESS 32
PROCESS 35 { CLOCK }
SINCRO_CLK 35 { CLOCK }
BEGIN_SECV 37 CLOCK
INSTRUCTION 37 IF { RESET }
INSTRUCTION 38 AFFECT { C_Q_OUT } AFFECTED_BY { }
INSTRUCTION 39 ELSE
INSTRUCTION 40 AFFECT { C_Q_OUT } AFFECTED_BY { D_IN }
END PROCESS 41
PROCESS 44 { CLOCK }
SINCRO_CLK 44 { CLOCK }
BEGIN_SECV 46 CLOCK
INSTRUCTION 46 IF { RESET }
INSTRUCTION 47 AFFECT { D_Q_OUT } AFFECTED_BY { }
INSTRUCTION 48 ELSE
INSTRUCTION 49 IF { ENABLE }
INSTRUCTION 49 AFFECT { D_Q_OUT } AFFECTED_BY { D_IN }
END PROCESS 50
ENDMODULE 52 example_4_processes

```

FIG.5

```

library ieee;
use ieee.std_logic_1164.all;

entity b03 is
  port (
    --Declaration of scan_en, scan_in, scan_out-----
    SCAN_EN : in std_logic;
    SCAN_1_IN : in std_logic;
    SCAN_1_OUT : out std_logic;
    -----
    CLOCK : in std_logic;
    RESET : in std_logic;
    request1 : in std_logic;
    request2 : in std_logic;
    request3 : in std_logic;
    request4 : in std_logic;
    grant_o : out std_logic_vector(3 downto 0)
  );
end b03;

architecture BEHAV of b03 is
  --Internal scan signals declaration-----
  signal grant_o_scan : std_logic_vector (3 downto 0);
  -----

  constant INIT : std_logic_vector(1 downto 0) := "00";
  constant ANALISI_REQ : std_logic_vector(1 downto 0) := "01";
  constant ASSIGN_CONST : std_logic_vector(1 downto 0) := "10";
  signal c3 : std_logic_vector(2 downto 0);

  constant U1 : std_logic_vector(2 downto 0) := "100";
  constant U2 : std_logic_vector(2 downto 0) := "010";
  constant U3 : std_logic_vector(2 downto 0) := "001";
  constant U4 : std_logic_vector(2 downto 0) := "111";

begin
  process (CLOCK, RESET)
    variable coda0 : std_logic_vector(2 downto 0);
    variable coda1 : std_logic_vector(2 downto 0);
    variable coda2 : std_logic_vector(2 downto 0);
    variable coda3 : std_logic_vector(2 downto 0);
    variable stato : std_logic_vector(1 downto 0);
    variable ru1, ru2, ru3, ru4 : std_logic;
    variable fu1, fu2, fu3, fu4 : std_logic;
    variable grant : std_logic_vector(3 downto 0);

    begin
      if RESET='1' then
        stato:=INIT;
        coda0:="000";
        coda1:="000";
        coda2:="000";
        coda3:="000";
        ru1:='0';
        fu1:='0';
        ru2:='0';
        fu2:='0';
        ru3:='0';
        fu3:='0';
        ru4:='0';
        fu4:='0';
        grant:="0000";
        grant_o_scan <="0000";
      elsif CLOCK'event and CLOCK='1' then
        case SCAN_EN is
          when '1' =>
            --Scan mode-----
            grant_o_scan(3) <= grant_o_scan(2);
            grant_o_scan(2) <= grant_o_scan(1);
            grant_o_scan(1) <= grant_o_scan(0);
            grant_o_scan(0) <= coda0(2);
            coda0(2) <= coda0(1);
            coda0(1) <= coda0(0);
            coda0(0) <= coda1(2);
            coda1(2) <= coda1(1);
            coda1(1) <= coda1(0);
            coda1(0) <= coda2(2);
            coda2(2) <= coda2(1);
            coda2(1) <= coda2(0);
            coda2(0) <= coda3(2);
            coda3(2) <= coda3(1);
            coda3(1) <= coda3(0);
            coda3(0) <= fu1;
            fu1 <= fu2;
            fu2 <= fu3;
            fu3 <= fu4;
            fu4 <= grant(3);
            grant(3) <= grant(2);
            grant(2) <= grant(1);
            grant(1) <= grant(0);
            grant(0) <= ru1;
            ru1 <= ru2;
            ru2 <= ru3;
            ru3 <= ru4;
            ru4 <= stato(1);
            stato(1) <= stato(0);
            stato(0) <= SCAN_1_IN;
          when others =>
            --Normal mode-----
            case stato is
              when ANALISI_REQ =>
                c3 <= coda3;
                grant_o_scan <= grant;
            end case;
          end case;
        end case;
      end if;
    end process;

    --Concurrential assignment of the internal scan signals
    grant_o <= grant_o_scan;
    SCAN_1_OUT <= grant_o_scan(3);
  end BEHAV;

```

```

    if (ru1='1') then
      if (fu1='0') then
        coda3 := coda2;
        coda2 := coda1;
        coda1 := coda0;
        coda0 := U1;
      end if;
    elsif (ru2='1') then
      if (fu2='0') then
        coda3 := coda2;
        coda2 := coda1;
        coda1 := coda0;
        coda0 := U2;
      end if;
    elsif (ru3='1') then
      if (fu3='0') then
        coda3 := coda2;
        coda2 := coda1;
        coda1 := coda0;
        coda0 := U3;
      end if;
    elsif (ru4='1') then
      if (fu4='0') then
        coda3 := coda2;
        coda2 := coda1;
        coda1 := coda0;
        coda0 := U4;
      end if;
    end if;

    fu1:=ru1;
    fu2:=ru2;
    fu3:=ru3;
    fu4:=ru4;

    stato:=ASSIGN_CONST;

    when ASSIGN_CONST =>
      if ((fu1 or fu2 or fu3 or fu4)='1') then
        case coda0 is
          when U1 =>
            grant:="1000";
          when U2 =>
            grant:="0100";
          when U3 =>
            grant:="0010";
          when U4 =>
            grant:="0001";
          when others =>
            grant:="0000";
        end case;
        coda0:=coda1;
        coda1:=coda2;
        coda2:=coda3;
        coda3:="000";
      end if;
      ru1 := request1;
      ru2 := request2;
      ru3 := request3;
      ru4 := request4;

      stato:= ANALISI_REQ;

    when INIT =>
      ru1 := request1;
      ru2 := request2;
      ru3 := request3;
      ru4 := request4;
      stato:= ANALISI_REQ;

    when others =>
      end case;
    end case;
  end if;
end process;

--End mod scan
end if;
end process;

--Concurrential assignment of the internal scan signals
grant_o <= grant_o_scan;
SCAN_1_OUT <= grant_o_scan(3);

```

end BEHAV;





```
// Example of Multiple Processes Verilog
```

```
module example_1_processor ( SCAN_EN, SCAN_IN_0001, SCAN_OUT_0001, SCAN_IN_0002, SCAN_OUT_0002,
SCAN_IN_0003, SCAN_OUT_0003, SCAN_IN_0004, SCAN_OUT_0004, RESET, CLOCK, ENABLE, D_IN,
A_Q_OUT, B_Q_OUT, C_Q_OUT, D_Q_OUT);
```

```
//Declaration of scan_en, scan_in, scan_out
```

```
//*****
input SCAN_EN;
input SCAN_IN_0001;
output SCAN_OUT_0001;
reg SCAN_OUT_0001;
input SCAN_IN_0002;
output SCAN_OUT_0002;
reg SCAN_OUT_0002;
input SCAN_IN_0003;
output SCAN_OUT_0003;
reg SCAN_OUT_0003;
input SCAN_IN_0004;
output SCAN_OUT_0004;
reg SCAN_OUT_0004;
//*****
```

```
input RESET, CLOCK, ENABLE;
input [7:0] D_IN;
output [7:0] A_Q_OUT;
output [7:0] B_Q_OUT;
output [7:0] C_Q_OUT;
output [7:0] D_Q_OUT;
```

```
reg [7:0] A_Q_OUT;
reg [7:0] B_Q_OUT;
reg [7:0] C_Q_OUT;
reg [7:0] D_Q_OUT;
```

```
// D flip-flop
```

```
always @ (posedge CLOCK)
```

```
begin
```

```
if (SCAN_EN) begin
```

```
SCAN_OUT_0001=A_Q_OUT[7];
```

```
A_Q_OUT[7]=A_Q_OUT[6];
```

```
A_Q_OUT[6]=A_Q_OUT[5];
```

```
A_Q_OUT[5]=A_Q_OUT[4];
```

```
A_Q_OUT[4]=A_Q_OUT[3];
```

```
A_Q_OUT[3]=A_Q_OUT[2];
```

```
A_Q_OUT[2]=A_Q_OUT[1];
```

```
A_Q_OUT[1]=A_Q_OUT[0];
```

```
A_Q_OUT[0]=SCAN_IN_0001;
```

```
end
```

```
else
```

```
begin
```

```
A_Q_OUT = D_IN;
```

```
end
```

```
end
```

```
//end scan condition
```

```
// Flip-flop with asynchronous reset
```

```
always @ (posedge CLOCK)
```

```
begin
```

```
if (SCAN_EN) begin
```

```
SCAN_OUT_0002=B_Q_OUT[7];
```

```
B_Q_OUT[7]=B_Q_OUT[6];
```

```
B_Q_OUT[6]=B_Q_OUT[5];
```

```
B_Q_OUT[5]=B_Q_OUT[4];
```

```
B_Q_OUT[4]=B_Q_OUT[3];
```

```
B_Q_OUT[3]=B_Q_OUT[2];
```

```
B_Q_OUT[2]=B_Q_OUT[1];
```

```
B_Q_OUT[1]=B_Q_OUT[0];
```

```
B_Q_OUT[0]=SCAN_IN_0002;
```

```
end
```

```
else
```

```
begin
```

```
if (RESET)
```

```
B_Q_OUT = 8'b00000000;
```

```
else
```

```
B_Q_OUT = D_IN;
```

```
end
```

```
end
```

```
//end scan condition
```

```
// Flip-flop with asynchronous set
```

```
always @ (posedge CLOCK)
```

```
begin
```

```
if (SCAN_EN) begin
```

```
SCAN_OUT_0003=C_Q_OUT[7];
```

```
C_Q_OUT[7]=C_Q_OUT[6];
```

```
C_Q_OUT[6]=C_Q_OUT[5];
```

```
C_Q_OUT[5]=C_Q_OUT[4];
```

```
C_Q_OUT[4]=C_Q_OUT[3];
```

```
C_Q_OUT[3]=C_Q_OUT[2];
```

```
C_Q_OUT[2]=C_Q_OUT[1];
```

```
C_Q_OUT[1]=C_Q_OUT[0];
```

```
C_Q_OUT[0]=SCAN_IN_0003;
```

```
end
```

```
else
```

```
begin
```

```
if (RESET)
```

```
C_Q_OUT = 8'b11111111;
```

```
else
```

```
C_Q_OUT = D_IN;
```

```
end
```

```
end
```

```
//end scan condition
```

```
// Flip-flop with asynchronous reset & clock enable
```

```
always @ (posedge CLOCK)
```

```
begin
```

```
if (SCAN_EN) begin
```

```
SCAN_OUT_0004=D_Q_OUT[7];
```

```
D_Q_OUT[7]=D_Q_OUT[6];
```

```
D_Q_OUT[6]=D_Q_OUT[5];
```

```
D_Q_OUT[5]=D_Q_OUT[4];
```

```
D_Q_OUT[4]=D_Q_OUT[3];
```

```
D_Q_OUT[3]=D_Q_OUT[2];
```

```
D_Q_OUT[2]=D_Q_OUT[1];
```

```
D_Q_OUT[1]=D_Q_OUT[0];
```

```
D_Q_OUT[0]=SCAN_IN_0004;
```

```
end
```

```
else
```

```
begin
```

```
if (RESET)
```

```
D_Q_OUT = 8'b00000000;
```

```
else if (ENABLE)
```

```
D_Q_OUT = D_IN;
```

```
end
```

```
end
```

```
//end scan condition
```

```
endmodule
```

SCANNED HDL File

Fig 9

7/8

Scanned  
HDL File

FIG.9

```

// Example of Multiple Processes Verilog

module example_4_processor (SCAN_IN, SCAN_IN_0001, SCAN_OUT_0001, SCAN_IN_0002, SCAN_OUT_0002,
SCAN_IN_0003, SCAN_OUT_0003, SCAN_IN_0004, SCAN_OUT_0004, RESET, CLOCK, ENABLE, D_IN,
A_Q_OUT, B_Q_OUT, C_Q_OUT, D_Q_OUT);

//Declaration of scan_en, scan_in, scan_out
//*****
input SCAN_EN;
input SCAN_IN_0001;
output SCAN_OUT_0001;
reg SCAN_OUT_0001;
input SCAN_IN_0002;
output SCAN_OUT_0002;
reg SCAN_OUT_0002;
input SCAN_IN_0003;
output SCAN_OUT_0003;
reg SCAN_OUT_0003;
input SCAN_IN_0004;
output SCAN_OUT_0004;
reg SCAN_OUT_0004;
//*****

input RESET, CLOCK, ENABLE;
input [7:0] D_IN;
output [7:0] A_Q_OUT;
output [7:0] B_Q_OUT;
output [7:0] C_Q_OUT;
output [7:0] D_Q_OUT;

reg [7:0] A_Q_OUT;
reg [7:0] B_Q_OUT;
reg [7:0] C_Q_OUT;
reg [7:0] D_Q_OUT;

// D Flip-Flop
always @posedge CLOCK
begin
if (SCAN_EN) begin
SCAN_OUT_0001=A_Q_OUT[7];
A_Q_OUT[7]=A_Q_OUT[6];
A_Q_OUT[6]=A_Q_OUT[5];
A_Q_OUT[5]=A_Q_OUT[4];
A_Q_OUT[4]=A_Q_OUT[3];
A_Q_OUT[3]=A_Q_OUT[2];
A_Q_OUT[2]=A_Q_OUT[1];
A_Q_OUT[1]=A_Q_OUT[0];
A_Q_OUT[0]=SCAN_IN_0001;
end
else
begin
A_Q_OUT = D_IN;
end
end
//end scan condition



// Flip-Flop with asynchronous reset
always @posedge CLOCK
begin
if (SCAN_EN) begin
SCAN_OUT_0002=A_Q_OUT[7];
A_Q_OUT[7]=A_Q_OUT[6];
A_Q_OUT[6]=A_Q_OUT[5];
A_Q_OUT[5]=A_Q_OUT[4];
A_Q_OUT[4]=A_Q_OUT[3];
A_Q_OUT[3]=A_Q_OUT[2];
A_Q_OUT[2]=A_Q_OUT[1];
A_Q_OUT[1]=A_Q_OUT[0];
A_Q_OUT[0]=SCAN_IN_0002;
end
else
begin
if (RESET)
A_Q_OUT = 8'b00000000;
else
A_Q_OUT = D_IN;
end
end
//end scan condition

// Flip-Flop with asynchronous reset & clock enable
always @posedge CLOCK
begin
if (SCAN_EN) begin
SCAN_OUT_0003=C_Q_OUT[7];
C_Q_OUT[7]=C_Q_OUT[6];
C_Q_OUT[6]=C_Q_OUT[5];
C_Q_OUT[5]=C_Q_OUT[4];
C_Q_OUT[4]=C_Q_OUT[3];
C_Q_OUT[3]=C_Q_OUT[2];
C_Q_OUT[2]=C_Q_OUT[1];
C_Q_OUT[1]=C_Q_OUT[0];
C_Q_OUT[0]=SCAN_IN_0003;
end
else
begin
if (RESET)
C_Q_OUT = 8'b11111111;
else
C_Q_OUT = D_IN;
end
end
//end scan condition

// Flip-Flop with asynchronous reset & clock enable
always @posedge CLOCK
begin
if (SCAN_EN) begin
SCAN_OUT_0004=D_Q_OUT[7];
D_Q_OUT[7]=D_Q_OUT[6];
D_Q_OUT[6]=D_Q_OUT[5];
D_Q_OUT[5]=D_Q_OUT[4];
D_Q_OUT[4]=D_Q_OUT[3];
D_Q_OUT[3]=D_Q_OUT[2];
D_Q_OUT[2]=D_Q_OUT[1];
D_Q_OUT[1]=D_Q_OUT[0];
D_Q_OUT[0]=SCAN_IN_0004;
end
else
begin
if (RESET)
D_Q_OUT = 8'b00000000;
else if (ENABLE)
D_Q_OUT = D_IN;
end
end
//end scan condition
endmodule

```

8/8



8/8

FIG.10




FIG.11

